第四章--触发器(简介).ppt

1、第四章 触发器,第一节 触发器的电路结构及工作特点,第二节 触发器的逻辑功能及功能转换,第三节 集成触发器的主要参数,10,作 业,4-2 4-3 4-6 4-11 4-19 4-20,10,锁存器和触发器是构成各种时序电路的存储单元电路，共同点是都具有0和1两种稳定状态，一旦状态稳定，就能自行保持，并长期存储1位二进制码，直到有外部信号作用才有可能改变。 锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。 触发器是一种对脉冲边沿敏感的存储电路，只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。,第一节 触发器的电路结构及工作特点,10,本节主要内

2、容,一、基本RS锁存器 二、逻辑门控RS锁存器 三、主从触发器 主从RS触发器 主从JK触发器 T触发器和T触发器 CMOS主从结构D触发器 四、边沿触发器 维持阻塞D触发器 利用传输延迟的边沿JK触发器,10,一、基本RS锁存器,（一）用与非门组成的基本RS锁存器电路结构 和逻辑符号,b.国标逻辑符号,a.逻辑电路图,10,锁存器有两个互补的输出端，通常把Q 端的状态作为锁存器的状态。,有两个输入端R、S，低电平有效,Q =1、 =0 1状态或置位状态,Q =0、 =1 0状态或复位状态,逻辑电路图的另一种画法,10,(二)逻辑功能分析,初态：R、S信号作用前Q端的 状态，初态用Q n表示。

3、,次态：R、S信号作用后Q端的 状态，次态用Q n+1表示。,两个概念,10,(二)逻辑功能分析,10,0,1,0,1,0,1,0,1,1,1,不定（不允许）,0,0,1,1,0,1,置0（复位）,置1（置位）,保持原状态,约束条件: S+R = 1，即不允许S=R=0,不稳定状态的约束,R=S=0同时撤消时电路的状态可能有三种情况,1、锁存器为1状态,2、锁存器为0状态,3、锁存器处于振荡状态,10,例 用与非门组成的基本RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。,解：,10,（三）或非门构成的基本RS锁存器,输入端高电平有效,10,逻辑功能分析,约束条件:

4、 SR = 0，即不允许S=R=1,10,一、基本RS锁存器,10,二、逻辑门控RS锁存器,（一）电路结构和逻辑符号,电路结构,国标逻辑符号,简单RS锁存器,使能信号控制门电路,锁存使能输入端,10,（二）逻辑功能分析,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1= ,CP =1：,CP =0：,状态发生变化。,状态不变,10,逻辑门控RS锁存器的特征表,10,状态不变,当R=S=1时当CP由1变0时锁存器的状态不定。 当CP=1时，R、S同时由1变0时锁存器的状态不定。,不稳定状态的约束,10,的波形。,例 逻辑门控SR锁存器的CP、S、R的波形如下图

5、虚线上边所示，锁存器的原始状态为Q = 0，试画出,Q3、Q4、Q和Q,10,(三)锁存器功能的几种描述方法,1特性方程 2状态转换图 3驱动表 4波形图,10,1.特性方程,锁存器次态Qn+1与输入信号R、S及现态Qn之间的表达式称为特征方程。,CP=1时有效,10,2.状态转换图,表示在时钟满足时，锁存器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,10,初态,次态,状态转换的方向,状态转换的条件,3.驱动表,用表格的方式表示锁存器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,10,4.波形图 用输入输出波形来表示锁存器状态的变化,10,由于在CP=

6、1期间，G3、G4门都是开着的，都能接收R、S 信号，如果在CP=1期间R、S发生多次变化，则锁存器的状态 也可能发生多次翻转，这种现象叫做空翻。所以，此种锁存器 的触发翻转被控制在一个时间间隔内，而不是某一时刻。,(四)逻辑门控RS锁存器存在的问题-空翻,Q,10,小 结,b.国标逻辑符号,a.逻辑电路图,10,一、基本RS锁存器,约束条件: S+R = 1,10,一、基本RS锁存器,小 结,约束条件: SR = 0,二、逻辑门控RS锁存器,电路结构,10,约束条件: SR = 0（CP=1）,小 结,(三)锁存器功能的几种描述方法,1特性方程 2状态转换图 3驱动表 4波形图,10,小 结

7、,三、主从触发器,（一）主从RS触发器,逻辑电路图,逻辑符号,11,（1）当CP1时，CP0，从触发器被封锁，保持原状态不变；主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。 （3）当CP=0时，主、从触发器均不发生变化。,1.主从RS触发器的工作原理,主从触发器的触发翻转分为两个节拍：,主从RS触发器的特征方程、真值表、状态转换图和驱动表与逻辑门控RS锁存器相同。,11,主从RS触发器的缺点,R、S不能同时为1，即仍有约束RS=0 主从JK触发器可解决此问题,

8、（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿 ）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。 （3）输入端直接控制的问题已经解决。,2.主从RS触发器的基本特点,11,（二）主从JK触发器,将主从RS触发器触发器 的两个互补的输出端信号通 过两根反馈线分别引到输入 端的G7、G8门，这样，就构 成了主从JK触发器。,逻辑符号,1.主从JK触发器的结构和逻辑功能,J,K,11,1.特性表,3.状态转换图,2.特性方程,4.驱动表,11,解：画出输出波形如图示。,例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为

9、0）。,11,2. 主从JK触发器的一次变化现象,主从JK触发器在CP=1期间，主触发器在输入发生多次变化的情况下，而其状态只能变化（翻转）一次，这种现象称为一次变化现象。Q=0时J不能发生从010的变化，Q=1时K不能发生从010的变化。,解决的方法：引入边沿触发器,11,（三）T触发器和T触发器,如果将JK触发器的J和K相连作为T输入端就构 成了T触发器。,2.特性方程,3.状态转换图,11,（三）T触发器和T触发器,当T触发器的输入控制端为T=1时，称为T触发器。,特性方程,时钟脉冲每作用一次，触发器翻转一次。,11,（四）CMOS主从结构D触发器,1. CMOS主从结D触发器的电路结构

10、,主锁存器与从锁存器结构相同,TG1和TG4的工作状态相同,TG2和TG3的工作状态相同,11,1. 特性表,3. 状态图,4. 驱动表,11,D触发器在CP控制下分两个节拍动作，在CP 的一个周期内，触发器只在CP的触发沿时刻接收 信号并使输出状态翻转。,2. D触发器的基本特点,CMOS主从结构的D边沿触发器有主从触发器 的电路结构，边沿触发器的工作特点。,边沿触发器没有空翻现象，也没有一次变化 现象，可靠性高，抗干扰能力强。,11,1. 电路结构,根据Q3Q4确定触发器的状态,四、边沿触发器,逻辑符号,表示边沿触发，外侧无圆圈，表示上升沿触发。,（一）维持阻塞D触发器,11,2.维持阻塞

11、D触发器的波形图,11,3. 典型集成电路-74HC74 （双D触发器 ）,逻辑符号,RD直接置0端，低电平 有效； SD直接置1端；低电平 有效。,11,功能表,特点： （1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为CMOS边沿触发器，CP上升沿触发。,逻辑符号,引脚分布,11,（二）利用传输延迟的触发器（JK触发器）,1、电路结构,11,2. 典型集成电路-74HC76 （双JK触发器 ）,引脚分布,功能表,11,逻辑符号,3.典型集成电路-74LS112（双JK触发器 ） 引脚分布,功能表,逻辑符号,11,五、集成触发器的脉冲工作特

12、性（自学）,第二节 触发器的逻辑功能及功能转换,一、触发器按逻辑功能的分类,锁存器和触发器是构成各种时序电路的存储单元电路，共同点是都具有0和1两种稳定状态，一旦状态稳定，就能保持，并长期存储1位二进制码，直到有外部信号作用才有可能改变。 锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。 触发器是由不同的锁存器构成的一种对脉冲边沿敏感的存储电路，只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。,11,（一）几种时钟控制触发器的国际逻辑符号,基本RS锁存器,钟控RS锁存器,11,（二）几种边沿触发器的国际逻辑符号,D触发器,JK触发器,T触发器,

13、RS触发器,11,（三）各种触发器的逻辑功能,（1） 特性表,（2） 特性方程,Qn+1 = D,（3） 状态图,1. D 触发器,11,（3）状态转换图,（2）特性方程,2. JK 触发器,11,3. T触发器,（2）特性方程,（3）状态转换图,逻辑符号,11,国际逻辑符号,特性方程,时钟脉冲每作用一次，触发器翻转一次。,4. T触发器,11,5. RS 触发器,（1）特性表,（2）特性方程,（3）状态图,11,二、触发器功能的转换,1. D触发器构成JK触发器,11,2. D 触发器构成 T 触发器,Qn+1 = D,11,3. D 触发器构成 T 触发器,Qn+1 = D,二分频,11,

14、4.用D触发器转换成RS触发器,写出D触发器和RS触发器的特性方程：,画出逻辑图：,比较，得：,11,4.用JK触发器转换成D触发器,分别写出JK触发器和D触发器的特性方程,比较得：,画出逻辑图：,11,1,4.用JK触发器转换成T或T触发器,写出T触发器的特性方程：,画出逻辑图：,与JK触发器的特性方程比较， 得：J=T，K=T。,令T=1，即可得T触发器,11,例 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。,11,三、触发器应用举例,三、触发器应用举例,例 设各触发器的初始状态为0，写出各触发器的输出特性方程，并画出CP波形作用下的各输出波形。,11,例 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,1,1,1,0,11,利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。,11,第三节 集成触发器的主要参数（自学）,本章小结,锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 锁存器是对脉冲电平