第2章 8086CPU结构.ppt

1、第2章 8086CPU结构,微型计算机原理及应用,主编：牟琦,清华大学出版社,内容提要,2,2.3 8/086微处理器外部基本引脚与工作模式,2.2 8086总线的工作周期,2.1 8086/8088微处理器内部基本结构,2.4 8086微处理器的存储器组织,2.5 8086微处理器的时序,3,透彻理解和掌握8086/8088内部组成结构、寄存器结构与总线周期等。 深入理解储存器的分段设计。 正确理解与熟练掌握物理地址和逻辑地址关系。 理解“段加偏移”寻址机制。,学习要求,2.1 8086微处理器内部基本结构,Intel系列的CPU一直占着主导地位。 Intel8086/8088、Z8000和

2、MC68000为代表的16位微处理器是第3代产品，其性能已达到中、高档小型计算机的水平。 8086/8088后续的80286、80386、80486。以及Pentium系列CPU结构与功能已经发生了很大变化，但从基本结构以及指令格式上来讲，仍然是经典8086/8088CPU的延续与提升。 其他系列流行的CPU（如AMD公司的6X86MX/M 等）也与80X86CPU兼容。,4,5,Intel808616位微处理器(1978) 8086采用HMOS工艺, 集成有2.9万个晶体管，单一的+5V电源，40条引脚，双列直插式封装；时钟频率5MHz10MHz，最快的指令执行时间为0.4s。 8086有1

3、6根数据线，20根地址线，寻址1MB的存储单元和64KB的I/O端口 8088是准16位微处理器。内部寄存器、运算器以及内部数据总线都是16位,但外部数据总线只有8条。,2.1 8086微处理器内部基本结构,6,从功能上讲，可分为两个独立的部分，并行重叠操作；,执行单元(EU),总线接口单元(BIU),2.1.1 8068/8088CPU内部结构,总线接口单元(Bus interface Unit，BIU)： 负责完成CPU与存储器或IO设备之间的数据传送。 BIU从内存取指令送到指令队列缓冲器； CPU执行指令时，BIU配合EU从指定的内存单元或I/O端口存取数据,7,执行单元(Execut

4、ion unit,EU): 负责执行指令，即 执行的指令从BIU的指令队列缓冲器中取得； 执行指令的结果或所需要的数据，由EU向BIU发出请求； 再由BIU对存储器或I/O端口进行存取。,2.1.1 8068/8088CPU内部结构,8,总线接口单元,4个16位段地址寄存器 CS(代码段寄存器)：取得CPU所执行的命令。 DS(数据段寄存器)：存放程序所使用的数据。 SS(堆栈段寄存器)：堆栈操作的执行地址在此段中。 ES(附加段寄存器)：也用来存放数据。,16位指令指针寄存器IP 6字节指令队列缓冲器 20位地址加法器 总线控制电路,2.1.1 8068/8088CPU内部结构,1.指令队列

5、缓冲器： 用于存放预取的指令。 8086的指令队列为6个字节，而8088的指令队列为4个字节。 在执行指令的同时，从内存中取下面1条或几条指令，取来的指令依次放在指令队列中。采用“先进先出”的原则：,9,2.1.1 8068/8088CPU内部结构,1.指令队列缓冲器：“先进先出”的原则：按顺序存放，并按顺序取到EU中去执行。 取指时当指令队列缓冲器中存满1条指令后，EU执行。 指令队列缓冲器中只要空出2个 (8088空出1个)指令字节时，BIU自动执行取指操作，直到填满。 EU执行指令时，需要对M或IO设备存取数据时，BIU将在执行完现行取指的存储器周期后的下一个存储器周期，对内存单元或IO

6、设备进行存取操作,交换的数据经BIU由EU进行处理。 当EU执行完转移、调用和返回指令时，要清除指令队列缓冲器，并要求BIU从新的地址重新执行。,10,2.地址加法器和段寄存器： 8086有20根地址线，内部寄存器有16位。 “段加偏移”技术：,11,段寄存器分别来存放确定各段的起始地址的16位段地址信息。 由IP提供或由EU按寻址方式计算出寻址单元的16位偏移地址(又称为逻辑地址或简称为偏移量)。 将偏移地址与左移4位后的段寄存器内容同时送到地址加法器，相加后形成20位的实际地址。,2.1.1 8068/8088CPU内部结构,3.16位指令指针IP(Instruction Pointer)

7、 IP中含有BIU要取的下1条指令(字节) 的偏移地址。 IP在程序运行中能自动加1, 指向要执行的下1条指令(字节) 。 指令代码存放在存储器的代码段，CPU利用CS和IP取得要执行的指令. 修改IP中的内容，就可以改变指令的执行流向。,12,2.1.1 8068/8088CPU内部结构,13,执行单元组成,16位算术逻辑单元(ALU)算术、逻辑运算，计算16位偏移量 16位标志寄存器FCPU运算的状态特征或存放控制标志 数据暂存寄存器协助ALU完成运算 通用寄存器组：4个16位数据寄存器，4个16位指针与变址寄存器 EU控制电路 控制、定时与状态逻辑电路,2.1.1 8068/8088CP

8、U内部结构,14,2.1.1 8068/8088CPU内部结构,8086CPU内部结构,BIU指令队列长度为6个字节 BIU通过总线控制电路与外部交换数据的总线宽度是16位，与专用寄存器组之间的数据总线宽度也是16位。,2.1.2 8068的寄存器结构,15,80868088的内部寄存器编程结构共有13个16位寄存器和1个只用了9位的标志寄存器。,通用寄存器,掌握,1. 通用寄存器,4个16位：AX、BX、CX、DX 8个8位：AH、AL；BH、BL；CH、CL；DH、DL 多数情况下，用于算术运算或逻辑运算指令中。 有些指令中，有特定的用途,16,数据寄存器,掌握,1. 通用寄存器,指针寄存

9、器（P组）： 堆栈指针寄存器SP和基址指针寄存器BP。 当前堆栈段中的数据所在的地址。 SP（Stack Pointer）：给出栈顶的偏移地址（入栈和出栈指令时）。 BP（Base Pointer）：存放位于堆栈段中的数据区基地址的偏移地址。,17,指针及变址寄存器（ 16位,存放偏移地址）,1. 通用寄存器,变址寄存器（I组）： 源变址寄存器SI和目的变址寄存器DI 。 存放当前数据段的偏移地址。 SI（Source Index）：源操作数的偏移地址。 BP（Destination Index）：目的操作数的偏移地址。,18,指针及变址寄存器（ 16位,存放偏移地址）,数据寄存器举例,例如：

10、 在指令中指明使用 ADD AX，BX MOV BL，AL 例如： 在指令中特定使用CL SHL AX，CL; 逻辑左移(CL)位 例如： 在指令中隐含使用AL MUL BL；无符号乘法;(AX)=(AL)(BL),19,2.段寄存器,CS(Code Segment)： 存放代码段的段地址 SS(Data Segment)： 存放堆栈段的段地址 DS(Stack Segment)：存放数据段的段地址 ES(Extra Segment)：存放附加段的段地址 用于存放处理后的数据,20,4个16位段寄存器，8086/8088指令可直接访问。,掌握,段寄存器是为实现“段加偏移”寻址而设置的。,21,

11、00000H,代码段,FFFFF H,CS,DS,SS,ES,16位段寄存器,代码段寄存器,数据段寄存器,堆栈段寄存器,附加段寄存器,注意：段寄存器的功能不能互换！,数据段,堆栈段,段基址,段基址,段基址,段基址,附加段,2.段寄存器,4个16位段寄存器，8086/8088指令可直接访问。,段寄存器是为实现“段加偏移”寻址而设置的。,2. 段寄存器,22,掌握,80868088 CPU有20条地址线，具有寻址1MB存储空间。 80868088指令中给出的地址码仅有16位,指针寄存器和变址寄存器也只有16位，不能直接寻址1MB的内存空间。 用80868088CPU内部一组16位的段寄存器内容作为

12、段地址,再由段寄存器左移4位形成20位的段起始地址,被称为段基地址或段基址。这样，80868088可寻址1MB存储空间。 将1MB存储空间分成为若干个逻辑段，使每个逻辑段的长度为64KB。,23,3 专用寄存器,8086/8088/80286： 16位寄存器 指令指针寄存器IP 标志寄存器F 80386及其后继机型（了解） 32位寄存器 指令指针寄存器EIP 标志寄存器EFLAGES,3 .专用寄存器IP或EIP,IP (Instruction Pointer)指令指针寄存器IP,24,指示代码段中指令的偏移地址 它与代码段寄存器CS联用，确定下一条指令的物理地址 物理地址=(CS)16D +

13、 (IP) 计算机通过 CS:IP 寄存器来控制指令序列的执行流程 不能对IP指针直接进行访问,CS,IP,0000,CPU,+,00000H,FFFFFH,代码段段基址,偏移量IP,01010010,00010010,正在执行的指令,下一条指令,掌握,3 .专用寄存器标志寄存器F,标志（Flag）用于反映指令执行结果的情况或控制指令的执行方式 又称程序状态字寄存器（program status word,PSW)。,25,26,标志寄存器,掌握,80868088标志寄存器F为16位，只用了其中的9位 6个状态标志位：CF、PF、AF、ZF、SF、OF 3个控制标志位：DF、IF、TF,进位标

14、志,27,例 某CPU内含 8位运算器，则： 参加运算的数及结果均以 8位 表示, 最高位产生的进位或借位在8位运算器中不保存，而将其保存到标志寄存器中。,掌握,标志寄存器,进位标志CF（Carry Flag）,记录运算时从最高有效位(字节第7位，字第15位)产生的进/借位值,28,例如：执行指令：ADD AL,BL 3AH + 7CHB6H，没有进位：CF = 0 AAH + 7CH（1）26H，有进位：CF = 1,掌握,标志寄存器,奇偶性标志PF（Parity Flag）,表明运算结果低8位中1的个数的奇偶,29,例：3AH + 7CHB6H10110110B 结果中有5个1，是奇数：P

15、F = 0,机器中传递信息时，对产生的代码错误情况提 供检测条件。,掌握,标志寄存器,辅助进位标志AF,记录运算时低8位中低4位（低半字节）向高4位有无进位或借位,30,3AH + 7CHB6H，D3有进位?,AF标志主要由处理器内部使用，用于十进制算术运算调整指令中，用户一般不必关心,0011 1010 + 0111 1100 1011 0110,1,掌握,标志寄存器,若运算结果为0，则ZF = 1；否则ZF = 0,31,例：（执行指令： ADD AL,BL） 3AH + 7CHB6H，结果不是零：ZF =0 84H + 7CH（1）00H，结果是零：ZF=1,注意：ZF=1表示结果=0,

16、零标志ZF（Zero Flag）,掌握,标志寄存器,符号标志SF（Sign Flag）,表明有符号数运算结果的正负,32,有符号数据用最高有效位表示数据的符号。 所以，最高有效位就是符号标志的状态,3AH + 7CHB6H，最高位D71：SF = 1 84H + 7CH（1）00H，最高位D70：SF = 0,掌握,标志寄存器,溢出标志OF（Overflow Flag）,算术运算中，带符号数的运算结果超出了8位或16位带符号数能表达的范围，则OF=1，否则OF=0。 8位（字节）运算 -128 +127 16位（字） 运算 -32768 +32767 即:表明补码的运算结果是否有溢出,33,例

17、：执行指令： ADD AL,BL 3AH + 7CHB6H，产生溢出：OF = 1 AAH + 7CH（1）26H，没有溢出：OF = 0,掌握,标志寄存器,溢出和进位的比较,溢出标志OF和进位标志CF是两个意义不同的标志 进位标志表示无符号数运算结果是否超出范围，运算结果仍然正确； 溢出标志表示有符号数运算结果是否超出范围，如溢出，运算结果已经不正确。,34,掌握,如何运用溢出和进位,处理器对两个操作数进行运算时，按照无符号数求得结果，并相应设置进位标志CF；同时，根据是否超出有符号数的范围设置溢出标志OF。 (规则1)当同号操作数相加并且结果符号与加数相反时，OF=1 正+正=负 负+负=

18、正 当同号操作数相减时，OF=0 当异号操作数数相加时，OF=0 当异号操作数相减时，可看作同号操作数相加，根据规则1判断 应该利用哪个标志，则由程序员来决定。 操作数是无符号数，应该关心进位标志CF； 操作数是有符号数，要注意溢出标志OF 。,35,掌握,溢出和进位的比较,例1：8位加法3AH + 7CH?,36,CF=0 OF=1,00111010 (3AH) + 01111100 (7CH) 10110110 B6H,无符号数运算 58D 124D 182D B6H 无进位 范围内 结果正确,有符号数运算 58D 124D 182D B6H=-01001001B =-73D 有溢出 结果

19、不正确,溢出和进位的比较,37,例2：AAH + 7CH =？ AAH = 10011001 7CH = 01111100 和 =(1)00010101 = 26H,CF=1 OF=0,无符号数运算 170 124 294 (126H) 有进位 范围外 结果需要修正,有符号数运算 86 124 38 26H 无溢出 范围内 结果正确,方向标志DF（Direction Flag）,用于串操作指令中，控制地址的变化方向,38,当DF=1时，每次操作后变址寄存器SI和DI减小 当DF=0时，每次操作后变址寄存器SI和DI增大 CLD指令复位方向标志：DF0 STD指令置位方向标志：DF1,掌握,标志

20、寄存器,中断允许标志IF,控制可屏蔽中断,39,CLI指令复位中断标志：IF0 STI指令置位中断标志：IF1,掌握,标志寄存器,IF的状态不影响非屏蔽中断（NMI）请求，也不影响CPU响应内部中断,跟踪（陷阱）标志TF（Trap Flag）,用于控制处理器进入单步操作方式,40,单步执行指令处理器在每条指令执行结束时，便产生一个编号为1的内部中断 这种内部中断称为单步中断 所以TF也称为单步标志 利用单步中断可对程序进行逐条指令的调试 这种逐条指令调试程序的方法就是单步调试,标志寄存器,41,在调试程序时，DEBUG提供了测试标志位的手段， 用符号表示标志位的值，每种标志位的符号如下表：,D

21、EBUG不提供TF的符号,用于单步方式操作。,例题,m=00111011B,n=01001010B,完成下列运算后，SF、ZF、PF、CF、AF、OF标志位的状态。 (1)m+n (2) m-n,42,(1)m+n 00111011 +01001010 10000101,符号SF= 零ZF= 奇偶PF= 进位CF= 辅助进位AF= 溢出OF=,1,0,0,0,1,1,(2)m-n 00111011 - 01001010 11110001,SF= ZF= PF= CF= AF= OF=,1,0,0,1,0,0,43,2.2 8086总线的工作周期,从存储器或I/O接口中取得指令或者与之传送数据,

22、都需要它的总线接口单元执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。分别称为4个状态，即T、T、T与T。 在T状态，CPU往多路复用总线上发送地址信息，以 选中所要寻址的存储单元或外设端口的地址。 在T状态，CPU从总线上撤消地址,并使总线的低16位 浮置成高阻状态，为传送数据做准备。总线的高4位 （AA）用来输出本总线周期状态信息。 在T状态，多路总线的高4位继续提供状态信息,而其 低16位（对8088 CPU则为低8位）上将出现由CPU写出 的数据或者CPU从存储器或端口读入的数据。 在T状态，总线周期结束。,44,在有些情况下，由于外设或存储器的速度较慢，不能及时地配合CP

23、U传送数据。这时，外设或存储器就会通过 “READY”的信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，表示它们还来不及同CPU之间传送数据，于是，CPU会在T3之后自动插入1个或多个附加的时钟周期Tw，这个Tw就叫等待状态,45,只有当CPU和存储器或I/0接口之间传送数据时,或者它正在填充指令队列缓冲器时,CPU才执行总线周期。 如果CPU在执行一个总线周期之后,并不立即执行下一个总线周期,那么,系统总线就会处于空闲状态,此时，CPU将执行包含1个或多个时钟周期的空闲周期。,总线周期可分为总线读周期，总线写周期，总线空闲周期,2.3.1 工作模式,最小模式 系统中只有一个808

24、6（或8088）CPU。 所有总线控制信号都直接由8086/8088CPU产生，系统的总线控制逻辑电路最少。 适用于由单一微处理器（CPU）组成的“小系统”（如小的专用系统）。 最大模式 系统中有两个以上的微处理器（CPU），一个是主处理器，其他的处理器称为协处理器。 一些控制信号由总线控制器8288产生。 适用于组成“大系统”，如台式机。 与8086/8088配合的协处理器有数值运算协处理器8087，用于输入/输出的8089协议处理器。,46,2.3 8086微处理器外部基本引脚与工作模式,47,2.3.2 8086微处理器外部基本引脚,学习引脚的意义 通过引脚，CPU与其他部件连接，以实现

25、信息的传输 了解CPU的引脚信号对用户是十分重要的。如设计系统、学习新型的或其他的微处理器。 学习每个（类）引脚时，重点关注： 定义（名称） 方向（单向、双向) 电平有效极性（高电平，低电平等） 状态（双态、三态信号) 功能 与其他部件的连接,48,2.3.2 8086微处理器外部基本引脚,数据地址、状态地址地址复用线的特点,减小了 8086CPU的引脚线 需解决 数据/地址线的分离,控制线的特点,电源线,功能各异：不同控制线具有不同的作用 方向确定：仅为单向输入或输出 电平触发：不同控制线有不同的电平触发方式,VCC+5V GND地,2.3.2 8086微处理器外部基本引脚,50,分时复用地

26、址数据总线：AD15AD0(引脚39,2-16,16根),2.3.2 8086微处理器外部基本引脚,传送地址时：单向，三态输出 传送数据时：双向，三态输入输出 通过分时复用利用40条引脚实现20位地址、16位数据及众多的控制信号和状态信号的传输。,51,分时复用地址数据总线：AD15AD0(引脚39,2-16,16根),T1状态：输出要寻址的存储器或IO端口地址； T2状态：浮置成高阻状态，为传输数据作准备； T3状态：用于传输数据； T4状态：结束总线周期。 当CPU响应中断以及系统总线“保持响应”时,复用线都被浮置为高阻状态。,2.3.2 8086微处理器外部基本引脚,52,分时复用地址状

27、态总线：A19S6A16S3(引脚35-38,4根),2.3.2 8086微处理器外部基本引脚,53,分时复用地址状态总线：A19S6A16S3(引脚35-38,4根) 输出，三态。,T1状态：输出地址的最高4位；T2T4状态：输出状态信息。 访问存储器：T1状态时输出的A19A16送到锁存器(8282)锁存，与AD15AD0组成20位的地址信号； 访问IO端口：不使用这4条引线，A19A16=0。 S6为0，80868088当前与总线相连。 S5表明中断允许标志位IF的当前设置。 S4和S3用来指示当前正在使用哪个段寄存器。,2.3.2 8086微处理器外部基本引脚,54,S4、S3的代码组

28、合和对应的状态,2.3.2 8086微处理器外部基本引脚,55,电源线和地线：3根,1个电源线Vcc（引脚40）：输入电压+5V10% 2个地线GND（引脚1、20）：均接地,2.3.2 8086微处理器外部基本引脚,1. （引脚34）高8位数据总线允许状态复用 三态、输出 在总线周期的T1状态时输出，S7在T2T4时输出。 8086中，当 引脚上输出BHE信号时,表示总线高8位D15D8上的数据有效，存储体奇库选择控制。 S7在8086中未被赋予定义。,56,控制总线：8根,2.3.2 8086微处理器外部基本引脚,57,和A0代码组合和对应的操作,2. (引脚32)：读控制，三态，输出，低

29、有效 RD=0时，CPU将要执行一个对M或IO端口的读操作。 对内存单元还是对I/O端口读取数据，取决于 (8086) 信号。 在一个读操作的总线周期中，RD信号在T2、T3和Tw状态均为低电平，以保证CPU读有效。 在系统总线“保持响应”期间，RD被浮空。,58,2.3.2 8086微处理器外部基本引脚,3. （引脚22）“准备好”信号，输入，高有效 由所寻址的M或端口发出 READY=1时，表示所寻址的M或I/O设备已准备就绪，马上就可进行一次数据传输。 CPU在每个总线周期的T3状态开始对READY信号采样。 READY=0，表示M或I/O设备尚未准备就绪，则CPU在T3状态之后自动插入

30、一个或几个等待状态Tw，直到READY变为高电平，进入T4状态，完成数据传送过程。,59,2.3.2 8086微处理器外部基本引脚,4. （引脚23）：等待测试信号，输入，低有效 当CPU执行WAIT指令时，进入空转的等待状态，且每隔5个时钟周期对该线的输入进行一次测试； 若TEST=1时，CPU将停止取下条指令而继续处于等待状态，重复执行WAIT指令，直至TEST=0时，等待状态结束，CPU才继续往下执行被暂停的指令。 等待期间允许外部中断。,60,2.3.2 8086微处理器外部基本引脚,5. （引脚18）：可屏蔽中断请求，输入，高有效 INTR=1时，表示外设提出了中断请求，808680

31、88在每个指令周期的最后一个T状态去采样此信号。 若IF=1，CPU响应中断，停止执行当前的指令序列，并转去执行中断服务程序。,61,6. （引脚17）非屏蔽中断请求，输入，上升沿触发 此请求不受IF状态的影响，也不能用软件屏蔽，只要此信号一出现，CPU就会在现行指令结束后引起中断。,2.3.2 8086微处理器外部基本引脚,7. （引脚21）复位信号，输入，高有效 与8284A（时钟发生/驱动器）的复位输出端相连； 8086/8088要求复位脉冲宽度不得小于4个时钟周期，而初次接通电源时所引起的复位，则要求维持的高电平不能小于50s；,62,复位后，CPU的主程序流程恢复到启动时的循环待命初

32、始状态 。,2.3.2 8086微处理器外部基本引脚,63,8. （引脚19）系统时钟，输入 通常与8284A时钟发生器的时钟输出端CLK相连，该时钟信号的低高之比常采用21(占空度为13)。,2.3.2 8086微处理器外部基本引脚,其他控制线(2431引脚)：8个 这些控制线的功能，根据方式控制线（引脚33）MNMX所处的状态而确定。 MNMX=1 ，80868088工作于最小方式(MN)，全部控制信号由CPU本身提供。 MNMX=0 ，80868088工作于最大方式(MX)， 控制信号由8288总线控制器提供。,64,2.3.2 8086微处理器外部基本引脚,2.4 8086微处理器的存

33、储器组织,65,2.4.1存储器地址空间和数据存储格式,1. 物理存储器和地址空间,物理存储器:,指实际存在的具体的存储器芯片,存储器的地址空间:,存储器的地址范围,也称为寻址空间,若有32位地址线,则寻址空间为232=4GB,2. 8086存储器的组织及寻址,有20位地址线,则寻址空间为220=1MB,可寻址的地址范围为 00000H0FFFFFH,2.4 8086微处理器的存储器组织,66,3.奇区和偶区,8086的1MB存储空间实际上分为两个512KB的存储体，分别叫奇存储体(奇区)和偶存储体(偶区) 。 偶存储体与数据总线D7D0相连，该存储体中每个地址均为偶数地址； 奇存储体与数据总

34、线D15D8相连，该存储体中每个地址均为奇数地址。 A0的值决定了选择的是偶区还是奇区。,67,2.4 8086微处理器的存储器组织,68,4.信息的存放,存储器的物理组织分成了偶区和奇区，但是，在逻辑结构上，存储单元是按地址顺序排列的，每个字节信息只占一个单元，有唯一物理地址。 相邻的两个字节被称为一个“字” 。 字节信息(8位)在存储器中按顺序排列存放。 字信息(16位)需占用两个连续地址的单元，将每一个字的低字节存放在低地址中，高字节存放在高地址中，并以低地址作为该字的地址。 双字信息(32位，一般作为地址指针)，需占用四个连续地址单元，其低位字是被寻址地址的偏移量；高位字是被寻址地址的

35、段基址。,2.4 8086微处理器的存储器组织,69,4.偶字节、奇字节、偶字和奇字,偶字节：字节信息存放单元的地址是偶地址 奇字节：字节信息存放单元的地址是奇地址 偶字(规则字)：字信息的低位字节从偶数地址开始存放 奇字(非规则字)：字信息的低位字节从奇数地址开始存放 对偶字节、奇字节、偶字的存取可在一个总线周期内完成。 而奇字的存取需两个总线周期：首先作奇字节读/写，然后作偶字节读/写。,存储单元及其存储内容,每个存储单元都有一个编号存储器的地址,每个存储单元存放一个字节的内容,例如：,0002H单元存放有一个数据34H,0002H34H,0000H,0001H,0002H,0003H,0

36、004H,0005H,0006H,0007H,0008H,0009H,000AH,多字节数据在存储器中占据多个连续的存储单元,存放时，低字节存于低地址，高字节存于高地址；,多字节数据占据的地址空间用它的低地址来表示。,例如：,2号“字”单元：, 0002H = 1234H ,2号“双字”单元： 0002H = 78561234H ,“低对低、高对高”的存储形式，被称为“小端方式”；,71,字节的存取需要1个总线周期,(a)读偶数地址中的字节,(b)读奇数地址中的字节,72,规则字的存取需要1个总线周期，非规则字的存取需要2个总线周期。,(c)读偶数地址中的字,(d)读奇数地址中的字,73,20根地址总线，允许寻址1MB存储空间：IP、SP、SI、DI都是16位，直接寻址大空间64KB；,2.4.2 存储器的分段结构和物理地址的形成,物理地址,. . 60000H 60001H 60002H 60003H 60004H . . .,