多体交叉存储器设计-北京交通大学_第1页
多体交叉存储器设计-北京交通大学_第2页
多体交叉存储器设计-北京交通大学_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、计算机组成原理计算机组成原理研究性研究性教学教学 多体交叉存储器设计多体交叉存储器设计 北京交通大学 一、一、多体交叉存储器多体交叉存储器概述概述 多体交叉存储器，就是由多个 RAM 模块构成，每个模块有相同的容量和存 取速度，各模块有各自独立的地址寄存器、数据寄存器、地址译码器、驱动和读 写电路，它们能并行、交叉工作。CPU 在一个周期内交叉访问每个 RAM，若存 储器由 n 个 RAM 构成，则存储器的工作速度可提高 n 倍。它是在多总线结构的 计算机中，提高系统的吞吐率的最有效方法。 具体优化原理： 每个存储体本身存取时间并不变， 但 CPU 在全过程中交叉访 问各个 RAM， 使 n

2、个 RAM 的存取过程可以同时进行， 因此可以在一个存储时间 内写入 n 位，相当于提升 n 倍存取速度。 二、设计二、设计内容及内容及要求要求 设计一个容量为 64KB 的采用低位交叉编址的 8 体并行结构存储器。画出 CPU 和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范 围（用十六进制数表示） 。 相关知识点： 交叉存储器结构； 存储器并行工作原理； 译码电路设计； 地址、 数据和控制电路设计。 三、设计方案三、设计方案 单片存储芯片容量为 64KB/8 = 8KB； 地址线 A0-A2作为片选信号，分别连 3-8 译码器的 A、B、C 端； 地址线 A3-A14作为块内地址，分别与各芯片相连； 地址分配： RAM0：0000H、0008H、FFF8H； RAM1：0001H、0009H、FFF9H； RAM2：0002H、000AH、FFFAH； RAM3：0003H、000BH、FFFBH。 RAM4：0004H、000CH、FFFCH。 RAM5：0005H、000DH、FFFDH。 RAM6：0006H、000EH、FFFEH。 RAM7：0007H、000FH、F

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论