数电时钟设计

1、多功能数字钟的设计与制造数字电子钟是一种用数字显示秒、分、小时的计时装置。与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因此得到了广泛的应用。从人们日常生活中的电子表到车站、码头和机场等公共场所的大型数字电子钟。本设计实验以中型数字集成电路为研究对象，介绍了一种数字电子钟的设计方法。本实验由一个由555个定时器组成的多谐振荡器、一个计数器、一个显示器和一个计时电路组成。本实验采用74LS系列中小型集成芯片。总体方案设计由主电路和扩展电路两部分组成。主电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。通过本次设计实验和生产：进一步加强数字电路的综合应用能力，掌握数字电

2、路的设计技巧，提高实践能力；熟悉数字电子钟的工作原理；了解并掌握数字电子钟系统的设计、组装、调试和故障排除方法。关键词：数字电子时钟计数器显示计时电路调试1设计内容和要求1.1内容：设计一个数字电子钟，可以显示小时、分钟和秒钟，并可以校准时间。1.2要求：(1) 12小时成1，60分钟成1。(2)555电路产生1Hz秒信号。(3)秒分为六位计数器。(4)是二进制计数器。(5)可手动校正：可分别进行时间和分钟校正。只要将开关置于手动位置，手动脉冲输入调整或连续脉冲输入校正可分别进行时间和分钟。(6)提出至少两个设计方案，选择最佳方案进行设计。(7)编写符合学校要求的课程设计说明。2方案选择2.1

3、电路的工作原理为了设计一种能显示时、分、秒和计时的数字电子钟，本设计的主电路由74LS161和74LS192芯片组成，它们能携带脉冲输入电路，合理显示时、分、秒。2.2方案一74LS161和74LS192构成主电路的时间、分、秒分级电路，分别实现小时、分、秒的计时和进位。74LS161和74LS192都有设置数字的功能，很容易实现12小时1分和60分60秒1分的功能。所设计的电路结构简单，易于控制。2.2.1方案1的系统框图；如图2-1所示；图2-1方案1系统框图从图2-1可以看出，数字电子钟由以下几个部分组成：多谐振荡器；计时电路；十六进制分、秒计数器12位计时计数器；以及秒、分、小时等解码

4、显示部分。由555个定时器组成的多谐振荡器产生的脉冲信号进入第二计数器的74LS192芯片，第二位定时通过解码器显示在数码管上。第二比特的进位信号被输入到第二计数器的74LS161芯片中，并且执行第二十比特定时。每秒10比特的进位信号被输入到子计数器的74LS192芯片，并且每个比特的进位信号被输入到子计数器的74LS161芯片，并且定时被分成10比特。十位进位信号进入时计的74LS192芯片计时一位，而十位进位信号输入时计的74LS161芯片计时十位。在中间，门电路用来控制十进制和十六进制的小时、分钟和秒。在小时计数器中，74LS192和74LS161芯片的设置功能分别用于实现从12到1的操

5、作。方案1中的2.2.2分钟和秒60位十进制计数器74LS192是十进制计数器，TCU是进位端，74LS161是二进制计数器，它与与非门形成十六进制计数。当74LS161计数到6(0110)时，与非门发送清除信号以清除74LS161。同时，74LS192也被清零，完成60位计数。秒和分的计数器结构完全相同。当秒的10位被清零时，一个脉冲同时被发送到分钟的位上，这就给分钟增加了一位。第二个60进制计数器如图2-2所示。图2-2-秒图2-3:二进制计数器图2.2.4方案1的解码和显示电路解码就是翻译给定的代码。在这种设计中，由小时、分钟和秒计数器输出的四位二进制码被转换成相应的十进制数，并显示在显

6、示器上。通常，显示器和解码器一起使用。我们选择的七段解码(74LS48)数码管是男女连接。2.2.5方案1的定时电路计时电路是数字钟的基本功能。计时电路的要求是不影响小时校正时分秒的正常计数。当学校被分割时，秒和小时的正常计数不受影响。时序电路的参考图如图2-4所示。在图中，S1是时间修正开关，S2是分钟修正开关。定时脉冲是1Hz秒脉冲，因为定时电路是一个组合电路，图中的C1C2是一个抖动电容器。如果电容C1C2抗抖动效果不好，可以设计另一种抗抖动开关电路。图2-4定时电路参考图2.2.6方案1中由555个定时器组成的多谐振荡器1英尺是地面；2个引脚是触发输入端子；引脚3是输出端，输出电平状态

7、由触发器控制，触发器由上部比较器的引脚6和下部比较器的引脚2控制。当触发器接收到上比较器A1从R引脚输入的高电平时，触发器处于复位状态，3个引脚输出低电平；针脚2和针脚6是互补的。引脚2仅在低电平工作，但高电平不起作用，也就是说，电压小于1Ucc/3，然后引脚3输出高电平。引脚6是阈值端子，仅适用于高电平，不适用于低电平，即输入电压大于2 Ucc/3，称为高触发端子，引脚3输出低电平，但有一个先决条件，即引脚2的电位必须大于1Ucc/3。引脚4是复位端子。当引脚4的电位低于0.4V时，无论引脚2和6的状态如何，输出端的引脚3都会输出低电平。针脚5是控制端。7引脚称为放电端子，与3引脚输出同步，

8、具有相同的输出电平。7引脚不输出电流，因此3引脚称为实高(或低)，7引脚称为虚高。由555个定时器组成的多谐振荡器如图2-5所示。图2-5由555个定时器组成的多谐振荡器示意图2.2.7方案一总电路原理图总电路原理图(附录三)2.3方案二仅用74LS192实现主电路，用74LS192构成主电路的时、分、秒分级电路，分别实现时、分、秒的计时和进位。74LS192具有设置数字的功能，很容易实现12小时输入1，60分60秒输入1的功能。所设计的电路结构简单，易于控制。而且使用的芯片种类很少。方案2的系统框图方案二的系统框图与方案一相同，如图2-1所示。方案2中的2.3.2分钟和秒60位十进制计数器7

9、4LS192是十进制计数器，TCU是进位端，74LS192中的一个计数。当每秒10位的74LS192计数到6(0110)时，“与”门发送一个清除信号来清除74LS192。同时，另一个74LS192被清除，从而完成60位计数。秒和分的计数器结构完全相同。当秒的10位被清零时，一个脉冲同时被发送到分钟的位上，这就给分钟增加了一位。第二个60进制计数器如图2-6所示。图2-60秒计数器的图形2.3.3方案2中的每小时二进制计数器二进制计数器，由两个74LS192组成。小时位74LS192的Q0和Q1以及小时十位74LS192的Q0作为与门的输入端。当小时十位74LS192加1(0001)和小时十位7

10、4LS192加3(0011)时，“与”门发出低电平信号，同时设置两个74LS192，位置数为1(0001)和10个位置。当二进制计数器如图2-7所示。图2-7:二进制计数器图2.3.4方案2的解码和显示电路方案二的解码和显示电路与方案一相同，如图2-4所示。2.3.5方案2的定时电路方案二的定时电路与方案一相同，如图2-5所示。2.4两种方案的比较方案1和方案2的相似之处在于，两个方案都可以精确计时，小时可以是12比1，分和秒可以是60比1，并且有更好的计时电路。第一种方案的特点是主电路使用两个芯片，74LS161和74LS192。芯片的功能很容易理解，也很容易实现60进制的分、秒和1进制的小

11、时的功能。但是芯片很多，所以主电路采用74LS161和74LS192芯片，而门电路芯片，所以电路有点笨重。第二种方案的特点是主电路只使用了一个芯片74LS192，芯片的功能也很容易理解，很容易实现60进制的分、秒和1进制的小时的功能。并且使用的芯片较少，只使用了74LS192芯片和门电路芯片，所以非常简洁明了。3设备的选择3.1选项1设备选择有三个74LS161芯片、三个74LS192芯片、六个74LS4511芯片、六个七段数码管、74LS00、74LS20和74LS08各一个、三个单刀单掷开关、68K和15K电阻各一个、0.1uF和10uF电容各一个、一个555定时器、一个面包板和电线3.2

12、方案二中装置的选择六个74LS192芯片、六个74LS48芯片、六个七段数码管、七个74LS08、七个74LS00和七个74LS04中的几个、两个33K按钮开关电阻、两个555 0.01 uf电容、一个定时器、一个68K和15K电阻、一个0.1uF和10uF电容和一个面包板4调试和安装过程4.1调试和安装过程中使用的主要仪器仪表一种带5V DC电源的多功能万用表4.2调试电路的方法和技巧1.根据电路图，利用仿真软件对电路进行仿真设计。2.根据图纸连接面包板上的电路。确认电路连接正确后，打开电源，先测试脉冲输入，然后使脉冲信号在电路中舒适。首先，调整电路的时序和分数，看看它是否能正常工作。然后，

13、通过调整时间和分数，可以快速检查分和秒是否可以用60进制携带，然后检查它们是否可以用12进制携带。如果它们都是正确的，电路图就没有任何问题。4.3电路性能指标测试结果是否符合要求，并对结果进行评估电路性能指标测试达到了预期的实验结果。该数字电子钟能精确计时，实现12小时1分钟和60分钟1分钟的功能。定时电路还可以实现精确定时。4.4调试中的故障、原因及排除方法故障1:由555个定时器组成的多谐振荡器不能输出1Hz脉冲。原因：经过多次检查，电路和设备连接正常，最后发现面包板下面的连接接触不良。排除方法：最后，取下面包板，将触点固定在里面，解决问题，产生1Hz脉冲。错误2:一秒钟的10位不能转换成

14、一分钟的1位。原因：经过多次检查，一位芯片74LS192的接线有误，不能携带。排除方法：74LS192芯片带分割位，正确接线后可以进行，连接输入信号后可以正常进行。5所用部件的结构和功能5.1芯片74LS16174LS161是一个预设的4位二进制同步计数器。74LS161的清零端是异步的。当CLEAR端子清零处于低电平时，无论时钟端子时钟的状态如何，清零功能都可以完成。161是同步的。当内置控制器负载处于低电平时，在时钟上升沿的作用下，输出端QA-QD与数据输入端A-D重合。对于54/74161，当时钟从低电平跳到高电平或在跳之前，如果计数控制端子ENP和ENT处于高电平，负载应避免从低电平跳

15、到高电平，而54/74LS161没有这种限制。161的计数是同步的，这是通过同时向四个触发器施加时钟来实现的。当ENP和ENT都处于高电平时，QA-QD在时钟上升沿的作用下同时变化，从而消除了异步计数器的计数尖峰。对于54/74161，只有在时钟为高电平时，才允许ENP和ENT从高电平跳到低电平，而54/74LS161的ENP和ENT跳变与时钟无关。输出端子符号：PCO进位输出端子CLOCK输入端子(有效上升沿)clear异步CLEAR输入端子(有效低电平)ENP计数控制端子ENT计数控制端子ABCD并行数据输入端子LOAD同步并行置于控制端子(有效低电平)QA-qd输出端子。74LS161的

16、引脚图如图5-1所示：图5-1 74LS 161的引脚图5.2芯片74LS19274LS192 192的清零端是异步的。当清除终端处于高电平时，清除功能可以完成，而不管时钟终端的状态如何。192预设是异步的。当输入控制端子(P1)处于低电平时，不管时钟CP的状态如何，输出端子(Q0-Q3)可以被预设为与数据输入端子(P0-P3)处于相同的状态。192的计数是同步的，这是通过同时给四个触发器增加中央处理器和中央处理器来实现的。Q0 Q3在CPD和中央处理器上升沿的作用下同时变化，从而消除了异步计数器的计数峰值。当向上计数或向下计数时，可分别使用中央处理器或中央处理器，另一个时钟应为高电平。当计数

17、溢出时，进位输出端(TCU)输出一个低电平脉冲，其宽度为中央处理器低电平部分的低电平脉冲。当计数溢出时，错位输出端(TCD)输出一个低电平脉冲，其宽度为CPD的低电平脉冲。当TCD和TCU连接到下一级的CPD和中央处理器时，它们可以级联。74LS192的引脚图如下图5-2所示：图5-2 74LS 192的引脚图5.3芯片74HC4511输出(ya-yg)在高电平时有效，可驱动灯缓冲器或公共阴极VLED。当输出为0-15时，消隐输入应为高电平或开路，当输出为0时，脉冲消隐输入应为高电平或开路。当BI为低电平时，ya-yg为低电平，与其他输入端子的状态无关。当RBI和地址端子(A0-A3)处于低电平，灯测试输入端子(LT)处于高电平时，Ya -Yg处于低电平，脉冲消隐输出(RBO)也变为低电平。当商业智能为高或开放时，它为低，这使你的所有高。48和248具有相同的引出布置、功能和电气特性。唯一的区别是248中显示的6和9比48有更多的上和下条。输出端子符号A0-a3解码地址输入端