数字电子技术基础(第三版 周良权)3.ppt

1、概述,组合逻辑电路中的竞争-冒险现象,常用的组合逻辑电路,组合逻辑电路的设计,组合逻辑电路的分析,第3章组合逻辑电路,本章教学基本要求,3.1概 述,一、组合逻辑电路的概念,指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。,数字电路根据逻辑功能特点的不同分为,组合逻辑电路,时序逻辑电路,指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。,二、组合逻辑电路的特点,组合电路可以有一个或多个输入端,也可以有一个或多个输出端,组合逻辑电路的一般框图,表达式形式,3.2组合逻辑 电路的分析,分析思路：,基本步骤：,根据给定逻辑电路，找出输出输入间

2、的逻辑关系，从而确定电路的逻辑功能。,一、组合逻辑电路的基本分析方法,例 分析下图所示逻辑电路的功能。,解：,(1)写出输出逻辑函数式,(3)分析逻辑功能,(2)列逻辑函数真值表,通过分析表达式和真值表特点来说明功能。,图示电路是由五个与非门构成的异或门,初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。,例 分析下图电路的逻辑功能。,解：,(1)写出输出逻辑函数式,()分析逻辑功能,该电路为四个门电路构成的异或门,设计思路：,基本步骤：,分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。,分析设计要求并列出真值表求最简输出逻辑式画逻辑图。,

3、首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的含义与逻辑取值(即规定它们何时取值 0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。,根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。,3.3组合逻辑电路的设计,组合逻辑电路的设计过程,只考虑两个1位二进制数A和B相加，不考虑低位来的进位数的相加称为半加，实现半加的电路称为半加器,能够实现加法运算的电路称为加法器,半加器,全加器,除了两个位二进制数相加以外,还与低位向本位的进位数相加,称之为全加,所构成的电路称为全加器,组合逻辑电路设计举例,

4、输入：A、B 分别表示两个1位二进制数对应位的被除数和加数， 表示低位来的进位数。 输出：求得本位的和 及向高位的进位数 作为输出.,解：,（2） 逻辑函数式,例 试设计位全加器电路。,(1)分析命题，列真值表。,半加器电路能用与非门实现吗？,(3)对逻辑函数式进行化简,(4)得出1位全加器逻辑图,原式为最简经变换得到三变量的异或式而 的原式可以化简为 但为了整个电路最简 可与 公用,主要内容：,编码器,译码器,多位加法器,数值比较器,数据选择器,通用性强、兼容性好、功耗小、工作稳定可靠,3.4 常用的组合逻辑电路,编码,用文字、符号或者数码表示特定信息的过程称为编码。,实现编码功能的电路,编

5、码器,n 位二进制代码有 2n 个状态，可表示2n个信息。,二进制编码器,由图可写出编码器的输出逻辑函数为,由此式可列出真值表为,原码输出,被编信号低电平有效。,8线3线编码器,输入8个信号,输出3位二进制,对N个信号进行编码时，应按公式2n N来确定需要使用的二进制代码的位数n.,二十进制编码器,将 0 9 十个十进制数转换为二进制代码的电路。又称十进制编码器。,10个输入端,8421编码器,4个输出端,B=“7”+“6”+“5”+“4”,A=“9”+“8”,C=“7”+“6”+“3”+“2”,D=“9”+“7”+“5”+“3”+“1”,为何要使用优先编码器？,优先编码器 (即 Priori

6、ty Encoder),允许同时输入数个编码信号，但只对其中优先权最高的信号进行编码输出的电路。,普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。,54LS148优先编码器,被编码对象,选通控制端,代码输出端,状态标志端,54LS148逻辑图,被编码的对象,.低电平有效,选通控制端,低电平有效,只有当其为0时才可以进行编码,代码输出端,为反码形式,输出标志位,54LS148逻辑符号图,从组合逻辑电路设计思路进行介绍,电路图,将两块54LS148芯片级联起来就可将输入端扩展为16个，组成16线4线优先编码器,总输出的最高位输出，高电平有效,IN8IN15有输入,54LS148,1

7、,以此类推,总的输出标志, 时编码器工作,1 1 1,0,主要要求：,理解译码的概念。,掌握二进制译码器 54LS138 的逻辑功能和 使用方法。,理解其他常用译码器的逻辑功能和使用方法。,掌握用二进制译码器实现组合逻辑电路 的方法。,译码器,译码的概念与类型,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,多输入,多输出的组合逻辑电路,一、二进制译码器,将输入二进制代码译成相应输出信号的电路。,译码输出高电平有效,译码输出低电平有效,2线-4线译码器逻辑图,允许译码器工作,禁止译码,输出逻辑函数式,3线-8线二进制译码器真值表,(一) 译码器 工作原理,逻辑图,(二) 二进制

8、译码器的应用,1、用于译码器的功能扩展,例：用两片54LS138的8位输出通过级联实现4线-16线译码的输出,0,有一个为低电平,有一个与代码对应的输出端为低电平,地址码的最高位,2、用作数据分配器,在数据传输系统中，经常需要将总线中的数据传输到多个支路中的一路上去，传往支路中哪些一路，就需要用唯一地址译码器来选择。在这种装置中，译码器起着数据分配的作用，这种装置叫数据分配器,与地址代码对应的最小项,如果令 而将输入数据D从 端输入，则在地址码确定后 、 、 均为1，那么，由地址确定的输出 ，即总线上的数据D以反码形式从 端送出，欲得到原码输出只需在数据D与 端之间加反相器即可,译码器数据分配

9、功能示意图,3、用作构成组合逻辑函数,利用一些附加的门电路将最小项（ n位地址输入的二进制译码器有2n个代码输入，包含n变量函数的全部最小项）恰当地组合起来,即可产生任何n变量的组合逻辑函数即二进制译码器可充当组合逻辑函数发生器。,例 用3线-8线序列码器74LS138实现下列多输出组合逻辑函数.输出的逻辑函数式为,解：,根据给定函数变换为最小项之和的形式,运用还原律和摩根定理将函数变换为,在74LS138之后再加四个与非门就可以实现这些函数。,在用高电平输出有效的译码器实现组合函数时,译码器输出为各地址输入变量最小项的原函数.只要将下面的电路中的与非门换成或门就可以了,这种译码器是4线-10

10、线译码器,它的功能是将8421BCD码译成10个有效电平(高电平或低电平)的输出信号，所以称其为二-十进制译码器，属于代码变换译码器。,二、二十进制译码器,10 个译码输出端.,当伪码输入时,十个输出端均为非有效电平.如输出低电平有效,当伪码输入时,输出增为高电平,处于无效状态.,4位地址输入端,输入代码“0-9”时有对应的输出,输入代码“10-15”为伪码,没有与之对应的输出,三、显示译码器,将输入的 BCD 码译成相应输出信号，以驱动显示器显示出相应数字的电路。,数字显示电路组成方框图,1.七段字符显示器,为了直观地显示十进制数码，目前广泛采用七段字符显示器，或称为七段数码管。这种字符显示

11、器是由七段可发光的线段拼合而成的。利用其不同的组合方式显示“0-9”的十进制码。,1. 七段字符显示器简介,段组合图,分段布置图,数码显示器件按发光物质的不同分类,气体放电显示器,荧光数字显示器,半导体显示器,液体数字显示器,辉光数码管、等离子体显示板,荧光数码管、场致发光数字板,亦称为发光二板管（LED）显示器,液晶显示器、电泳显示器,半导体数码管,液晶显示器,（1）半导体数码管,当前用得最广泛的显示器之一，它是用发光二板管（LED）来组成字形显示数字、文字和符号的。,发光原理,在半导体裁中掺入浓度很高的杂质而成的，所用材料有砷化镓、磷化镓、磷砷化等。在二极管正向导通时，电子和空穴大量复合，

12、把多余的能量以光的形式释放出来，便发出一定波长的可见光，所含磷、砷的比例不同，发出光的波长（颜色）也不同，有绿，黄，橙及其中间色等。,共阳数码管是将各发光二极管阳极连在一起，接高电平，而阴极分别由译码器输出端来驱动。,这种显示器由输出低电平有效的译码器来驱动。,当译码输出某段码为低电平时，二极管导通发光。,当译码输出某段码为高电平时，相应的发光二极管就导通发光，显示相应的数码。,共阴数码管将各发光二极管阴极连在一起接低电平，阳极分别由译码器输出端来驱动。,这种显示器可用输出高电平有效的译码器来驱动,共阴极显示器,共阳极显示器,为了将显示器电流限制在允许范围内，在译码器每一个输出端与显示器输入端

13、之间应接入合适的限流电阻，其计算公式为：,或,(2) 液晶显示器(LCD),点亮七段液晶数码管的方法与半导体数码管类似。,液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。,(1)共阴LED数码管显示译码器 (2)共阳LED数码管显示译码器 (3)液晶七段数码显示译码器,2. BCD-七段显示译码器,（

14、1）共阴LED数码管显示译码器,用异或门驱动液晶显示器电路图,工作波形图,与数码管的连接图,引脚排列图,14513 功 能 表,灯测试输入端,最高优先权,消隐输入端 次优先权,数据锁存输入端,灭零输入端,引脚排列图,灭零输出端,BCD-七段锁存/译码/驱动器 14513,有灭零控制功能的8位数码显示系统,由于灭零输入端接低电平时灭零,故正常显示时需接+Vcc,共阳极LED数码管与译码器接线图,(2)共阳LED数码管显示译码器,液晶七段数码显示译码器,14543 BCD-七段码液晶驱动器功能表,显示方式控制端,当M=0时,用于驱动共阴LED数码管,这时译码输出Yi为高电平; 当M=1时,用于驱动

15、共最LED数码管, Yi输出为低电平; 当用于液晶显示时,应从M端加30200方波,则Yi输出为反相的方波,且M端方波与LCD公共电极相连,因而驱动其段码显示.,(3)液晶七段数码显示译码器,3.4.3 多位加法器,实现多位加法运算的电路,其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。,其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。,补充例题,补充例题,跳过补充例题,串行进位加法器举例,串行加法器主要缺点是工作(运算)速度慢,跳过补充例题,超前进位加法器

16、举例：CT74LS283,相加结果读数为 C3S3S2S1S0,4 位二进制加数 B 输入端,4 位二进制加数 A 输入端,低位片进位输入端,本位和输出端,向高位片的进位输出,与串行进位加法器区别:超前进位加法器运算时间的缩短是以增加电路复杂程度为代价而换取的,3.4.4数值比较器,Digital Comparator，又称数字比较器。用于比较两个数的大小。,(一) 1 位数值比较器,(二) 多位数值比较器,可利用 1 位数值比较器构成,比较原理：从最高位开始逐步向低位进行比较。,例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小：,若 A3 B3，则 A B；若 A3

17、 B3，则 A B；若 A3 = B3，则需比较次高位。,若次高位 A2 B2，则 A B；若 A2 B2，则 A B；若 A2 = B2，则再去比较更低位。,依次类推，直至最低位比较结束。,3.4.5 数据选择器,一、功能与电路 数据选择器(Multiplexer,简称MUX)又称“多路开关”或“多路调制器”,它的功能是在选择输入(又称“地址输入”)信号的作用下,从多个数据输入通道中选择某一通道的数据(数字信息)传输至输出端.,4选1数据选择器图,4选1数据选择器真值表,二、应用举例,1、数据传输 （1）将多位数据并行输入转化为串行输出,16位并行输入数据D0D15。当选择输入 A3A2A1

18、A0 的二进制数码依次由0000递增至1111，16个通道的并行数据便依次传送到输出端，转换成了串行数据。 并行数据 D0-D15 的值通过开关各自预先置0或置1，则此时多路开关在选择输入的控制下，将输出所要求的序列信号，这就是“可编序列信号发生器”。,（2）构成总线串行数据传输系统,将MUX与数据分配器配合使用,可以构成双刀多掷开关,构成总线串行数据传输系统,实现一路总线按地址输入信号的要求传送多路数据中某一路数据,这种结构也称为总线开关。,示意图,逻辑图,2、函数发生器,对于一个组合函数,可以根据它的最小项表达式借助于MUX来实现它,方法如下: (1)将给定函数化为最小项与或表达式. (2

19、)以最小项因子作MUX的地址输入端,并由此确定MUX的规模.地址输入端个数应与函数自变量数相等. (3)将与或函数式中已存在的最小项Mi相对应的数据输入端Di赋值为1,将与或函数式不存在的最小项相应的数据输入端赋值为0.,例3.4.3 用MUX实现函数,(2)Y为三变量函数,MUX地址输入端为三个,所以选定的应是8 选1MUX芯片,如54151。 (3)根据最小项表达式将数据输入端作下列赋值:,解：(1)首先将函数写为最小项与或表达式,D0=D1=D3=D5=D6=D7=1,D2=D4=0,54151逻辑图,函数 也可以用4选1芯片来实现。,用9片8选1MUX实现64选1的级联,（2）检测电路逻辑电路部分：如右图所示,解：（1）检测方案：用数据选择器数据输入端Di作为各盏灯检测信号输入端，而选择器最后一级输出端驱动显示器