第7章可编程逻辑器件.ppt

1、第六章 可编程逻辑器件,6.1 半导体存储器 6.2 可编程逻辑器件简介 6.3 可编程逻辑阵列 6.4 可编程阵列逻辑 6.5 通用阵列逻辑 6.6 现场可编程门阵列,6.1 半导体存储器,存储器就是存储信息的设备或组件。存储器的种类很多，常见的有磁盘、磁带、光盘、电荷耦合器件以及半导体存储器等。 半导体存储器的种类很多，根据用户能对存储器进行的操作分为只读存储器（Read Only Memory，ROM）和随机读写存储器（Random Access Memory，RAM）两大类；从制作工艺上，又把存储器分为双极型和MOS型。,6.1.1 只读存储器（ROM） 习惯上根据存储器的数据能否改写

2、将存储器分为以下三类： 固定内容的只读存储器 （ROM）； 一次改写的只读存储器 （PROM）； 可多次改写的只读存储器 （EPROM，E2PROM）。,1.固定内容的只读存储器（ROM） 固定内容的只读存储器（ROM）是采用掩模工艺制作的，存储器的数据在芯片的制作过程中就确定了。产品出厂时存储的数据已经固化在芯片上。数据只能读出，不能写入。,2.一次改写的只读存储器（PROM） PROM的电路结构与固定只读存储器一样，也是由存储矩阵、地址译码器和输出部分组成。但是其存储矩阵的所有交叉点上全部制作了存储器件，相当于在所有的存储单元内都存入了1。,3.可多次改写的只读存储器（EPROM，E2PR

3、OM） 由于存储单元工作原理不同，可多次改写的只读存储器有各种各样的类型，常见的如光擦除可编程的只读存储器（EPROM）、电擦除可编程的只读存储器（E2PROM）等等。,（1） EPROM 光擦除可编程的只读存储器（Ultra-Violet Erasable Programmable Read Only Memory, UVEPROM）是最早投入使用的EPROM，我们习惯上所说的EPROM就是指光擦除可编程的只读存储器。,（2） E2PROM EPROM可多次写入，每次写之前都必须用紫外光擦除存储器中原有的信息。E2PROM（Electrically Erasable Programmable

4、 Read Only Memory）是用电信号可擦除的可编程ROM，E2PROM的结构和符号示意图如图6-1-7所示，由图中可见，其结构与EPROM类似，但工作原理不同。,图6-1-7 EEPROM存储单元,4.用ROM实现组合逻辑函数 由ROM结构可以看到，其译码器输出是全部输入变量的最小项，而每一位数据的输出又都是某些最小项之和。,6.1.2 随机读写存储器 1.RAM的结构 RAM的结构由地址译码器、存储矩阵和读/写控制电路三部分组成，如图6-1-11所示。 读/写控制电路用于对电路的工作状态进行控制。,图6-1-11 RAM的结构,2.静态存储单元 3.动态存储单元 DRAM的动态存储

5、单元是利用MOS管栅极电容可以存储电荷的原理制成的。由于漏电流的存在，电容上存储的电荷不能长久保持，为了及时补充漏掉的电荷避免存储的信息丢失，必须定时地给栅极电容补充电荷，这种操作称为再生或刷新。 （1） 三管动态存储单元 （2） 单管动态存储单元,6.1.3 存储器容量的扩展 1.位扩展 如果一片ROM或RAM的位数不够用时，可以采用位扩展方式。图6-1-15所示为用16片10241位的RAM扩展为102416位的RAM。,图6-1-15 RAM的位扩展,2.字扩展 如果一片ROM或RAM的字数不够用时，可以采用字扩展方式。图6-1-16所示为用两片5128位的RAM扩展为10248位的RA

6、M。,图6-1-16 RAM的字扩展,6.2 可编程逻辑器件简介,随着微电子技术的发展，逻辑器件也在千变万化，数字集成电路产品的种类很多，可将它们分为如下三种类型： 标准器件（SSI/MSI逻辑器件），如TTL工艺的54/74系列的逻辑门、触发器、计数器和寄存器等；,可编程控制器，指各种微处理器（CPU）和单片微型计算机芯片等； 专用集成电路（Application Specific Integrated Circuit，ASIC），指应特定用户要求或特定电子系统的需要而设计、制造的集成电路。,可编程逻辑器件(PLD)按照结构的复杂程度及原理不同大致分为如下三类： 简单可编程逻辑器件（SPLD

7、）； 复杂可编程逻辑器件（CPLD）； 现场可编程门阵列（FPGA）。,6.2.1 PLD器件的基本结构 在数字系统设计时，当输入信号中既有原变量又有反变量时，任何数字逻辑都能用与或逻辑函数来描述，即可用与门和或门来实现。这样就有了早期的PLD器件，其结构如图6-2-1所示。很多的新型器件也是据此发展起来的。,图6-2-1 PLD结构框图,6.2.2 PLD器件的逻辑表示 1.输入/输出缓冲器的逻辑表示 输入/输出缓冲器常用的结构有互补输出和三态输出两种形式，如图6-2-2（a）、（b）所示。 2.阵列交叉点的逻辑表示 阵列交叉点的连接方式如图6-2-3所示，其中实点连接表示永久连接，称为硬线

8、连接，是不可编程的；在交叉点上用符号连接表示编程连接，是可编程的。,图6-2-2输入/输出缓冲器的逻辑表示,图6-2-3 阵列交叉点的连接方式,3.与门和或门的逻辑表示 与门和或门是PLD中的基本逻辑单元，其在PLD中的逻辑表示如图6-2-4所示。,图6-2-4 基本逻辑单元的PLD表示,4.与门的缺省状态 图6-2-5示出了与门的缺省状态。,图6-2-5与门的缺省状态,6.3 可编程逻辑阵列,可编程逻辑阵列(Programmable Logic Array，PLA)是指PLD器件内部的与阵列和或阵列都可以编程。 PLA的存储单元结构和PROM、UVEPROM中的存储单元一样，编程的方法和原理

9、也相同。,6.4 可编程阵列逻辑,可编程阵列逻辑（Programmable Array Logic，PAL）是20世纪70年代末期推出的产品，PAL采用双极型工艺，熔丝编程方式。 6.4.1 PAL的基本结构 PAL器件由可编程的与阵列，不可以编程的或阵列和输出电路三部分组成。,图6-4-1 PAL的基本门阵列结构,图6-4-2所示为PAL编程后的电路结构图，其逻辑函数表达式为：,图6-4-2PAL编程后的电路结构图,6.4.2 PAL的输出与反馈结构 1.基本组合输出结构 基本组合输出结构也称为专用输出结构，如图6-4-3所示。,图6-4-3基本组合输出结构,2.可编程输入输出结构 可编程输

10、入输出结构如图6-4-4所示。,图6-4-4 可编程输入输出结构,3.寄存器输出结构 在输出三态缓冲器和与或逻辑阵列之间串进了D触发器组成的寄存器，触发器的状态经过互补输出的缓冲器反馈到与逻辑阵列的输入端，如图6-4-5所示。,图6-4-5 寄存器输出结构,4.算术选通反馈结构 在图6-4-6的基础上，加入反馈选通电路，如图6-4-7所示。,图6-4-7 算术选通反馈结构,6.4.3 PAL的应用 PAL不仅可实现组合逻辑电路，也可以实现时序逻辑电路。,6.5 通用阵列逻辑,为了克服PAL器件存在的缺点，80年代中期，通用阵列逻辑（Generic Array Logic, GAL）器件问世。G

11、AL器件是在PAL器件的基础上，结合高速电可擦CMOS技术研制出的性能优异的新一代器件。,6.5.1 GAL的电路结构 1.GAL的基本结构 GAL的基本结构如图6-5-1所示。由图中可见，它包括三部分：可编程的与阵列、不可编程的或阵列和可编程的输出逻辑宏单元OLMC。,图6-5-1 GAL的基本结构,2.GAL16V8的结构 图6-5-2为GAL16V8的电路结构图，它有8个输入缓冲器（左面8个缓冲器），8个三态输出缓冲器（右面8个缓冲器），8个输出反馈/输入缓冲器（中间一列8个缓冲器）。,图6-5-2GAL16V8的电路结构图,3.GAL16V8的结构控制字 对GAL输出的编程是靠改变结构

12、控制字来实现的。GAL16V8的结构控制字如图6-5-3所示，其中（n）表示OLMC的编号，与每个OLMC的引脚号码一致。,图6-5-3 GAL16V8的结构控制字,4.输出逻辑宏单元OLMC 输出逻辑宏单元OLMC的结构框图如图6-5-4所示。它包括1个或门、1个异或门、1个D触发器、2个控制门G1和G2、4个数据选择器。,图6-5-4输出逻辑宏单元OLMC的结构框图,5.GAL16V8的输出模式 用户可以通过结构控制字确定OLMC的结构，OLMC可以配置成五种不同的结构，即专用输入结构、专用组合输出结构、反馈组合输出结构、时序电路中的组合输出结构以及寄存器输出结构。 这五种结构分属三种工作

13、模式简单模式、复杂模式和寄存器模式。,（1） 简单模式 工作在简单模式时，GAL器件的各OLMC可被配置为两种结构，即专用输入结构和专用输出结构。 （2） 复杂模式 工作在复杂模式时，GAL器件的各OLMC可被配置为组合输入输出结构。 （3） 寄存器模式 工作在寄存器模式时，GAL器件的各OLMC可被配置为寄存器输出和组合输入输出两种结构。,6.GAL16V8的行地址图 GAL16V8的行地址图是表示GAL16V8内部阵列结构的图表，其地址分配和功能划分如图6-5-9所示。行地址图中的行指的是GAL阵列中的列，行地址图中的PT0、PT1PT63对应逻辑图中的0、163行。,图6-5-9 GAL

14、16V8的行地址图,6.5.2 GAL器件的分类及特点 1.GAL器件的分类 根据GAL器件电路结构和功能的不同可将GAL器件分为普通型、通用型、异步型、FPLA型和在线可编程型等5个系列。 通用型GAL器件如GAL18V10、GAL22V8等，采用的工艺和基本结构与普通型GAL器件相同。,异步型GAL器件如GAL20RA10，它的每一个输出逻辑宏单元OLMC中都有8个乘积项，其中4个乘积项用于实现与或逻辑函数，另外4个乘积项用于实现异步置位、异步复位、时钟和输出控制，适于异步时序逻辑电路使用。 在线可编程型GAL器件如ispGAL16Z8、ispGAL22V10等。,2.GAL器件的特点 G

15、AL器件均采用先进的E2CMOS工艺，因此均可编程，且擦除编程都很快，不需要专门的擦除设备。 6.5.3 PLD器件的开发应用 1. PLD器件的开发过程 PLD器件的编程工作需要在开发系统的支持下完成。,PLD器件的开发过程一般分为如下 3个步骤。 设计输入，将逻辑问题用PLD语言描述出来。可以利用绘图软件和逻辑单元库绘制逻辑图，也可以用逻辑表达式或真值表输入。 设计实现，开发系统软件将上述的描述程序转换为描述各个编程点连接情况的编程文件，编程器将编程文件写入PLD芯片。, 设计检验，将写好数据的PLD从编程器上取下，用实验方法测试它的逻辑功能，是否达到了设计要求。 2.可编程逻辑语言ABE

16、L-HDL （1） 软件的开发环境 ABEL语言提供了一个集成化的设计环境，主要由ABEL硬件描述语言、器件自动选择、匹配及故障模拟三部分组成。,（2） ABEL语言的设计文件结构 ABEL语言源文件是根据ABEL-HDL语言的规范要求写出的表达设计思想的文本文件，包含了用户要求的逻辑功能描述。,6.6 现场可编程门阵列,现场可编程门阵列（Field Programmable Gate Array，FPGA）是80年代中后期发展起来的一种可编程的大规模集成器件。,6.6.1 FPGA的基本结构 FPGA主要由三种可编程逻辑单元和一个用于存放编程数据的静态存储器（SRAM）组成。三种可编程逻辑单

17、元是可编程逻辑块（Configurable Logic Block，CLB）、可编程输入/输出块（Input/Output Block，IOB）和可编程内部互连（Programmable Interconnect，PI），这三种可编程逻辑单元的配置、工作状态都由静态存储器中的数据决定。FPGA的基本结构示意图如图6-6-1所示。,图6-6-1 FPGA的基本结构,1.可编程逻辑块(CLB) CLB是FPGA的基本逻辑单元，在FPGA内排列成方阵，每个CLB通过配置可成为具备一定逻辑功能的小单元，CLB之间通过互连可以实现用户指定的复杂的逻辑功能。,2.可编程输入/输出模块(IOB) IOB分布

18、于FPGA的四周，可以灵活编程，满足不同的逻辑功能需要。XC2000系列IOB结构示意图如图6-6-5所示。,图6-6-5IOB结构示意图,IOB由输出三态缓冲器、输入缓冲器、触发器、数据选择器组成。通过编程输入缓冲器可定义为组合输入或者寄存器输入形式，即输入缓冲器的输出是直接作为芯片的输入，还是经过D触发器寄存后作为芯片的输入；输出三态缓冲器可以在允许、禁止和三态门三种状态中任选一种形式；输入缓冲器的电平阈值可以为TTL接口电平（1.4V）或CMOS接口电平（2.2V）。,3.可编程内部互连（PI） 通过对可编程内部互连进行配置，可以将FPGA内部的CLB和IOB组合起来实现复杂的逻辑功能。

19、XC2000系列的可编程互连主要分为两大类，即金属线和可编程开关。 4.可配置存储器(SRAM),6.6.2 FPGA的工作模式 工作模式是指用户进行系统设计时，对FPGA器件的逻辑配置形式和外部连接模式。配置是将系统的设计输入（编程数据）按一定的格式，下载到FPGA芯片的过程，其中包括CLB和IOB所要实现的逻辑功能以及它们的相互连接关系。,1.主动模式 FPGA工作模式为主动模式时，自动地从PROM或EPROM加载配置程序数据。主动模式分为主并模式和主串模式。 2.周边模式 周边模式将FPGA器件作为一个微处理器的外部设备来处理。 3.从动模式 这种模式为微机或单片机系统加载FPGA的配置程序提供了最简单的接口。,6.6.3 FPGA的特点及开发应用 1.FPGA的主要特点 （1） 缩短研制周期 FPGA的用户现场可编程特性，使用户在实验室或办公室就可以实现需要的逻辑功能，烧制出自己所需的芯片，完全独立于集成电路工厂，缩短了产品研制周期，特别适于样品研制或小批量产品开发，能够使产品快速上市。,（2） 降低成本 FPGA可以重复编程，为设计修改和产品升级带来了方便；使用开发系统可以直接进行系统仿真，有利于及早发现设计中的问题，不需工艺实现。 （3） 单片密度高，可用于实现某