版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、BISTU Computer School,1,数字系统EDA,Electronic Design Automation EDA 电子设计自动化,第一章 可编程逻辑器件概述,ASIC (Application Specific Integrated Circuit) 专用集成电路 PLD (Programmable Logic Device) 可编程逻辑器件 SPLD (Simple Programmable Logic Device) 简单可编程逻辑器件 CPLD (Complex Programmable Logic Device) 复杂可编程逻辑器件,名词,PLA PAL GAL EPL
2、D PGA FPGA,(Programmable Logic Array) 可编程逻辑阵列,(Programmable Array Logic) 可编程阵列逻辑,(Generic Array Logic) 通用阵列逻辑,(Erasable Programmable Logic Device) 可擦除可编程逻辑器件,(Programmable Gate Array) 可编程门阵列,(Field Programmable Gate Array) 现场可编程门阵列,名词,1.1 可编程逻辑器件和EDA技术发展概况,一可编程逻辑器件的发展概况 1.集成电路(IC)的分类,专用IC - ASIC(App
3、lication Specific Integrated Circuit专用集成电路),* 专门为某一应用领域或专门用户需要而设计、制造的LSI 或VLSI,它可以将某些专用电路或电子系统设计在 一个芯片上,构成单片集成系统。,全定制 ASIC * 从晶体管的版图尺寸、位置和互连线开始设计,以达到 芯片面积利用率高、速度快、功耗低的最优性能。 费用高,周期长,适于批量大的产品,半定制ASIC *约束性设计方式:简化设计、缩短设计周期和提高 芯片成品率。,半定制,标准单元,门阵列,可编程逻辑器件,简单PLD,复杂PLD,PAL,GAL,FPGA,PROM,*由芯片制造厂家预先制造好的硅阵列(母片
4、),内部包括几种基本逻辑门、触发器等,芯片中留有一定的连线区。 *用户按需要的功能设计电路,确定连线方式,最后交芯片制造厂家布线、成品。,门阵列 (Gate Array),*芯片制造厂家将预先配置好、经过测试,具有一定功能 的逻辑块作为标准单元存储在数据库中。 *用户利用CAD工具完成与实际所需电路一致的版图设计, 最后由芯片制造厂家成品。 *设计灵活、功能强;设计制造周期长,开发费用高,标准单元 (Standard Cell),*具有确定的内部结构、规模和功能,为用户可配置的 通用型逻辑器件。 *用户利用EDA工具完成设计、仿真、综合、适配,最后 由用户编程(下载)成片。 *使用灵活,设计周
5、期短,可靠性高,风险小,成本低。,可编程逻辑器件(Programmable Logic Device) -PLD,2.PLD发展概况,数字IC (20世纪) 60年代: SSI MSI 70年代初: LSI VLSI,PLD ,70年代: PROM(Programmable Read Only Memory) 可编程的或阵列,全译码的与阵列(固定) 规模大,利用率低,速度低;用于存储器。 70年代中: PLA (Programmable Logic Array) 可编程的与阵列和或阵列 规模减小,利用率提高,编程复杂,没有推广使用。 70年代末: PAL (Programmable Array
6、 Logic) 可编程的与阵列,固定的或阵列和输出结构 熔丝编程,双极性工艺,速度高,设计灵活, 得到广泛使用。,BISTU Computer School,11,80年代: GAL(Generic Array Logic) 可编程的与阵列和输出结构,固定的或阵列。 E2CMOS工艺(电可擦除,电可改写),可重组合, 广泛使用。 PAL,GAL属低密度PLD(LDPLD):结构简单,设计灵活,规模小,难以实现复杂的逻辑功能,单片功耗较大。随着IC工艺水平的提高,发展趋于高密度PLD(HDPLD)高速低耗。,80年代中: EPLD(Erasable Programmable Logic Devi
7、ce) 可编程的与阵列和输出结构。 CMOS,UVEPROM工艺,集成度高, 设计更灵活,内部互连能力弱。,85年: FPGA (Field Programmable Gate Array) 单元结构 CMOS-SRAM工艺,高密度,编程快,设计灵活, 可再配置,发展迅速。 80年代末: ispCPLD(In System Programmable CPLD) 阵列结构 E2CMOS工艺,在EPLD的基础上发展,增加内部连线, 改进内部结构体系,比EPLD性能更好,设计更灵活, 发展非常迅速。 90年代以后: 进一步提高规模和速度,降低功耗。 CPLD、FPGA,嵌入式(嵌入RAM、CPU)。
8、,3.PLD器件主要生产厂商,AlteraEPLD,CPLD,SPLD,FPGA,LatticeSPLD,CPLD,FPGA,XilinxFPGA,CPLD,二EDA技术发展概况,1.CAD(Computer Aided Design 计算机辅助设计)阶段 (20世纪60年代 80年代) * 布线设计、电路或逻辑模拟、版图的绘制等。 * 软件功能单一、独立。如:TANGO、SPICE等 * 设计数据与结果不能互通;缺乏系统级的仿真和综合。,三个发展阶段:,2.CAE (Computer Aided Engineering 计算机辅助工程)阶段(20世纪80年代初 90年代初) * 由RT级开始,从设计输入到版图输出的全过程设计 * 软件集成3.EDA (Electronics Design Automation电子设计自动化)阶段(20世纪90年代以来) * 高级语言描述 * 系统仿真 * 系统综合、可测性综合 * 为带有嵌入uP核的ASIC设计提供软、硬件工具 * 不同公司软件工具方便集成为一个整体、 实现 UNIX/Windows之间平滑过渡。,1.2 可编程逻辑器件的分类,低密度可编程逻
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- T/CPCA 018-2025封装基板用积层绝缘膜
- T/CSPSTC 203-2026民用航空发动机火山灰高温流变性测试方法
- T/CSA 085-2023道路和隧道照明用无荧光粉低色温LED灯具
- T/SDTCMA 0006-2024山东地产药材产地趁鲜加工技术规范编写通则
- T/ZJSEE 0021.3-2024柔性低频输电 第3部分:换频站低频一次设备检修规范
- T/YNRZ 003-2022云南南瓜露地丰产栽培技术规程
- T/TMAC 100-2024企业ESG生态体系建设指南
- T/CRRA 9904-2021生态设计产品评价规范纸基复合包装
- 2026年工业设计工程师资格考试试题及答案
- T/TFDS 003-2024科技金融 银行厅堂管理人员职业能力要求
- 2026年10月自考14070企业运营管理押题及答案(江苏)
- 护理临床带教技巧
- 医院改造工程施工方案投标文件(技术标)
- 2026年法律职业资格之法律职业客观题考试题库及完整答案【各地真题】
- ERCP手术应急预案(3篇)
- 质量安全总监培训手册课件
- 建筑工程项目文档及表格大全
- 大米包装设计分析
- 物业月度工作总结及下月计划
- 2024-2025学年湖南省长沙市长郡教育集团七年级(上)月考数学试卷(10月份)(含答案)
- 作业消消乐打卡模板
评论
0/150
提交评论