quartusII软件开发.ppt

1、第5章 Quartus开发软件,本章要点 Quartus 图形输入方式设计向导 Quartus 文本输入方式设计向导 应用Quartus 分析逻辑电路 应用Quartus 分析VHDL程序,5.1 Quartus简介,Quartus软件包是MAX+plus的升级版本，Altera公司的第四代开发软件。Quartus提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能够支持逻辑门数在百万门以上的逻辑器件的开发，并且为第三方工具提供了无缝接口。Quartus支持的器件有：Stratix 、Stratix GX、Stratix、Mercury、MAX3000A、MAX 7000B、MAX 7

2、000S、MAX 7000AE、MAX 、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、Cyclone 、APEX 、APEX20KC、APEX20KE和ACEX1K系列。Quartus软件包的编程器是系统的核心，提供功能强大的设计处理，设计者可以添加特定的约束条件来提高芯片的利用率。,5.2 Quartus设计向导,5.2.1 编辑文件 1启动Quartus4.1 双击桌面上的Quartus4.1图标或单击开始按扭，在程序菜单中选择Quartus4.1 ，可以启动Quartus4.1。其初始界面如图所示。,2编辑文件 单击标题栏中的FileNew对话框

3、，如图所示。,单击New对话框的Device Design Files选项卡，选择编译文件的语言类型。这里选择VHDL Files，选好后单击【OK】按钮，打开VHDL文本编辑器窗口，并在其中输入下图所示的程序，这是一个与门的VHDL程序。,输入完成之后，单击FileSave As选项，将编辑的文本文件存在已建立的文件夹d:Designs下，存盘文件名应该与VHDL程序的实体名一致，即ex1_v.vhd。当出现问句Do you want to create时，可选“否”。,5.2.2 创建工程 1打开建立新工程向导 单击FileNew Preject Wizard菜单，出现新建工程向导对话框

4、。,单击【Next】按钮，出现工程基本设置对话框。,在最上面的输入框中输入工作库文件夹的地址，本例的地址是D:Designs，或者单击该对话框最上一栏右侧的【】按钮，出现如图所示的对话框。如果所见与图不同，可单击查找范围输入框旁的下三角按钮，在下拉框中选定D: Designs文件夹后，单击【打开】按钮，返回上图。,中间的输入框要求输入该工程的名称，一般可以用顶层文件的名称作为工程名称，本例的顶层文件名是ex1_v。最下面的输入框要求输入顶层设计文件实体的名称，本例顶层文件的实体名称是ex1_v。完成后，如图所示。,2将设计文件加入工程中 单击【Next】按钮，在弹出的对话框中，将与本工程有关的

5、文件加入，有两种方法：一种是单击右边的【Add All】按钮，将设定工程目录中的所有VHDL文件加入到工程文件栏；另一种是单击【Add 】按钮，从工程目录中选出相关的VHDL文件。,3选择仿真器和综合器类型 单击【Next】按钮，这时弹出选择仿真器和综合器类型的窗口。如果选择默认的NONE，表示使用Quartus中自带的仿真器和综合器。在本例中都选默认的NONE选项。,4选择目标芯片 单击【Next】按钮，根据系统设计的实际需要选择目标芯片。首先在Family栏选择芯片系列，本例选择ACEX20KE系列。在此栏下方，询问选择目标器件的方式，选No，表示允许编程器自动选择该系列中的一个器件；单击

6、Yes选项，表示手动选择。,本例采用手动选择，单击【Next】按钮，选择此系列的具体芯片：EP20K30ETC144-1。,单击【Next】按钮后，弹出工程设置统计窗口。,5结束设置 最后单击【Finish】按钮，结束设置。在Quartus4.1主窗口的左侧。,该图是工程ex1_v 的工程管理窗口(或称Compilation Hierarchy窗口)，主要显示本工程项目的层次结构和各层次的实体名。,5.2.3 目标芯片的配置 1选择目标芯片 单击标题栏中的AssignmentsSettings菜单，在弹出的对话框中选Category下的Device选项，然后在右侧选择目标芯片EP20K30ET

7、C144-1（此芯片已在建立工程时选定了）。也可在Available devices栏分别单击Package（封装形式）、Pin count（管脚数量）和Speed（速度）来选定芯片。,2选择目标器件编程配置方式 单击【Device & Pin Options】（本例中字母D被挡住了）按钮进入器件与管脚操作对话框，首先选择Configuration项，在此框的下方有相应的说明，在此可选Configuration方式为Passive Serial，这种方式可以直接由PC机配置，也可由专用配置器件进行配置。使用的配置器件选Auto（系统自动配置）。,3选择输出配置 单击Programming Fi

8、les选项卡，可以选Hexadecimal，即产生下载文件的同时，产生十六进制配置文件，Start（起始地址）设为0，Count（计数）设为Up（递增方式）。此文件可用于单片机与EPROM构成的FPGA配置电路系统。,4选择目标器件闲置引脚的状态 单击Unused Pins选项卡，可根据实际需要选择目标器件空闲管脚的状态，有三种状态可供选择：作为输入并呈高阻状态、作为输出并呈低电平状态、作为输出并呈不确定状态。也可以对空闲管脚不作任何选择，而有编程器自动配置。,5.2.4 编译 1编译 单击标题栏中的ProcessingStart Compilation选项，启动全程编译。如果工程文件中有错误

9、，在下方的信息栏中会显示出来。可双击此条提示信息，在闪动的光标处（或附近）仔细查找，改正后存盘，再次进行编译，直到没有错误为止。编译成功的标志是所有进程都完成。,2阅读编译报告 编译成功后可以看到编译报告，左边栏目是编译处理信息目录，右边是编译报告。这些信息也可以在Processing菜单下的Compilation Report处见到。,5.2.5 仿真 1建立波形文件 与MAX+plus仿真操作相同，仿真前必须建立波形文件。单击FileNew选项，打开文件选择窗口。然后单击Other Files选项卡，选择其中的Vector Waveform File选项。,2打开波形编辑器 单击【OK】按

10、钮，即出现空白的波形编辑器。,为了使仿真时间设置在一个合理的时间区域上，单击EditEnd Time选项，在弹出窗口中的Time输入框键入50，单位选us，即整个仿真域的时间设定为50微秒。,单击【OK】按钮。结束设置后，要将波形文件存盘。单击FileSave as选项，将波形文件以文件名ex1_v.vwf（默认名）存入文件夹D:Designs中。 3输入信号节点 单击ViewUtility WindowsNode Finder选项，会打开一个对话框。在该对话框的Filter空白栏中选Pins：all，然后点击【list】按钮。在下方的Nodes Found窗口中会出现了设计工程的所有端口引脚名。,用鼠标将输入端口节点A、B和输出信号节点C逐个拖到波形编辑窗口。,单击关闭按钮，关闭Node Find