FPGASPARK1.1硬件资源介绍.ppt

1、FPGA集成开发平台FPGA SPARK 1.1、FPGA (现场可程序设计师男同性恋阵列)和CPLD (复杂程序设计师逻辑解老虎钳)是程序设计师可逻辑老虎钳，它们是基于PAL、GAL等逻辑解老虎钳进行化学基的。 与现有的PAL、GAL等相比，FPGACPLD的规模较大，可以替代数十到数千个通用IC芯片。 比较典型的是Xilinx公司的FPGA去老虎钳系列和Altera公司的CPLD去老虎钳系列，它们开发快，占有很大的PLD市场。 通常，在欧洲使用Xilinx的人很多，在日本和亚太地区使用ALTERA的人很多，在美国将秋天的颜色平分。 全球超过70%的PLD/FPGA产品由Altera和Xil

2、inx提供。 可以说Altera和Xilinx共同决定了PLD技术的发展方向。 FPGA综合开发平台的硬件资源介绍： FPGA SPARK采用子板/主机板的灵活组合结构，通过主机板大量的硬件资源聚合，将FPGA芯片嵌入子板中。 通过更换不同的子板，FPGA SPARK可以将不同制造商的多个FPGA通讯端口到云同步！ 通讯端口ALTERA和XILINX两个FPGA子板。 FPGA综合开发平台硬件资源外观图，主机板资源(1)，数字输入接口8扫描式牛鼻子板输入，8个拨号开关输入数字显示输出接口8个LED位7段数字管(共阴) 带格子128x64背面光的液晶模组VGA接口天线计程仪输入接口8二进制位最高

3、太阳大板块、主机板资源(2)、天线计程仪输出接口10二进制位最高采样速率80KSPS SPI接口DAC。 通讯接口红外线收发模块、2个UART串行、2 mbyte (256 kbyte ) PS2接口扩展解调老虎钳flash 256 kbyte (32k byte ) SRAM 8051系列MCU (有套接口，但暂时不提供芯片)。 用户自己添加了24C02 (IIC接口EEPROM )扩展接口PC104扩展接口，实现了多个开发板级联反应。 或连接其他PC104接口设备MCU P1通讯端口MCU以构成FPGA接口液晶扩展接口，而ACEX 1K采用1.ALTERA 1K100子板： EP1K100

4、QC208芯片(20万系统男同性恋)仍是主流ACEX 1K是altera唯一能够直接通讯端口5v接口的主流FPGA，因此对于某些5v接口还是很好的选择。 2.XILINX子板： XC2S200PQ208芯片(20万系统男同性恋)、EP1K100资源介绍、FPGA综合开发平台接口关系介绍：牛鼻子板与查询密码管、牛鼻子板与查询密码管4条线交替成为高电平，与牛鼻子板当某一扫描线为逻辑1时，选择了其对应的1二进制位的查询密码管和2个按钮，此时，选择的查询密码管显示段查询密码，与此云同步，检测到选择了2个共同的按钮开关信号的2个按钮， 当两个选择按钮中的一个被按下时，对应的按钮门信号返回到逻辑1，否则，

5、两个按钮门信号返回到逻辑0，并且当两个按钮被按下云同步时，两个按钮门信号返回到逻辑1。 我们选择的数字管是共阴极数字管，所以输出分段查询密码时，哪个分段需要明亮，只要将该分段的输出设为逻辑1即可。 这里，将四条扫描信号定义为扫描0、扫描1、扫描2、扫描3。 这些个依次对应从左到右的4位查询密码管和从左到右的4列牛鼻子。 牛鼻子门信号KEYIN0对应于上一列的牛鼻子，KEYIN1对应于下一列的牛鼻子。FPGA综合开发平台接口关系介绍：牛鼻子板和查询密码管，牛鼻子板和查询密码管由4条扫描线和查询密码管的段查询密码信号，牛鼻子板的牛鼻子返回信号控制，各扫描线对应1位7段编码管，同时对应纵向2个键四条

6、线交替变成高电平，扫描牛鼻子盘和数字管。当某一扫描线为逻辑1时，选择了其对应的1二进制位的查询密码管和2个按钮，此时，选择的查询密码管显示段查询密码，与此云同步，检测到选择了2个共同的按钮开关信号的2个按钮， 当两个选择按钮中的一个被按下时，对应的按钮门信号返回到逻辑1，否则，两个按钮门信号返回到逻辑0，并且当两个按钮被按下云同步时，两个按钮门信号返回到逻辑1。 我们选择的数字管是共阴极数字管，所以输出分段查询密码时，哪个分段需要明亮，只要将该分段的输出设为逻辑1即可。 这里，将四条扫描信号定义为扫描0、扫描1、扫描2、扫描3。 这些个依次对应从左到右的4位查询密码管和从左到右的4列牛鼻子。

7、牛鼻子门信号KEYIN0对应于上一列的牛鼻子，KEYIN1对应于下一列的牛鼻子。 因此，牛鼻子板的构造如下表所示。FPGA综合开发平台接口关系介绍：牛鼻子板和数码管、FPGA综合开发平台接口关系介绍：拨号开关、FPGA SPARK上有8位拨号开关，输入二进制值。 拨号开关ON的位置，即向上拨号的话，连接的FPGA端子的电平会变高。 关于指拨开关和FPGA I/O连接关系，介绍了FPGA综合开发平台接口关系：发光二极管，FPGA SPARK有8个发光二极管，FPGA驱动发光二极管的亮度水平低。 八个发光二极管与FPGA I/O的连接关系，作为FPGA综合开发平台接口关系介绍： VGA接口，FPG

8、A SPARK提供标准的VGA接口，支持640X480极限分辨率的显示。 r、g、b分别由2位的二进制信号控制，因此最多可产生64种颜色。 在下表中，R1表示r信号的MSB，R0表示r信号的LSB。 VGA接口与FPGA I/O的连接关系如下： FPGA集成开发平台接口关系介绍： ADC接口，FPGA SPARK使用以往的ADC0804作为AD转换芯片。 ADC有三路输入，通过卷右侧的跳线选择。 EXTIN表示来自麦克风的输入TEMP表示来自温度传感器的输入VOLT表示输入了音量调整的电压。 ADC的基准电压为5V。 音量调整后的电压范围为05V。 温度传感器采用LM35，其温度系数为10uV

9、/摄氏。 ADC0804与FPGA I/O的连接关系为： FPGA综合开发平台接口关系介绍： DAC接口，FPGA SPARK采用SPI接口的TLC5615作为DAC，其精度为10二进制位。 其输出的全幅电压为5V。 值得注意的是，TLC5615与FPGA I/O之间的连接关系将这一输出称为数字音效输出，因为另一I/O可以通过晶体管直接向FPGA推一推定耳机。 这个输出和DAC的输出经过跳线的选择发送到耳机变空。 当跳线位于DACOUT位置时，耳机插孔输出DAC输出信号；当跳线位于SP位置时，耳机插孔输出从晶体管输出的信号。 FPGA通过PIN 54(pin46 )驱动晶体管。FPGA综合开发

10、平台接口关系介绍：液晶模块接口，FPGA SPARK采用128X64的点阵液晶模块。 其特罗尔片型号为KS1080。 关于液晶模块与FPGA I/O的连接关系，介绍了FPGA综合开发平台接口关系：液晶扩展接口，在液晶模块上FPGA SPARK提供了液晶的扩展接口，其大头针定义与液晶模块信号的关系是： FPGA综合开发平台接口关系介绍： IIC接口(24C02) FPGA SPARK提供与串行EEPROM 24C02的接口，其IIC信号SDA与FPGA的PIN41(pin37 )接触，SCK 24C02的三条地址线都连接到低电平。FPGA综合开发平台接口关系介绍：红外接口，FPGA SPARK配

11、备红外收发数据老虎钳，红外接收数据老虎钳模型为SM0038。FPGAPIN157(pin149 )驱动红外线的发光去老虎钳，FPGA PIN 150(pin148 )接收由SM0038接收的信号。 两种FPGA综合开发平台接口关系介绍： MCU构成FPGA接口，FPGA SPARK提供由MCU构成FPGA的接口，其实现方法是从8051MCU的P1通讯端口中选择5二进制位信号进行FPGA PS配置此接口位于开发平台的左上方犄角旮旯，名称为FPGA_LOAD。 值得注意的是，MCU的信号与PS配置信号的关系能够通过VGA套接口的旁边的跳线控制PS配置接口FPGA_LOAD的电源，如果连接了跳线，则

12、能够在配置接口上输出5V的电源、FPGA综合开发平台接口关系介绍： MCU P1通讯端口、FPGA SPARK也将MCU的P1通讯端口的所有信号导入IDC10的扩展接口，作为必要的扩展用途。 此接口位于FPGA_LOAD的旁边，名称为P1_PORT。 该接口的端子和信号的对应关系，FPGA综合开发平台接口关系介绍： MCU和FPGA的接口，8051MCU和FPGA I/O的连接关系。 第一，特殊信号：FPGA综合开发平台接口关系介绍：内部男低音(1)，FPGA SPARK内部有地址宽度20BIT，数据宽度8BIT的男低音，FLASH，SRAM挂在该男低音上，该男低音也连接到PC104进行扩展、

13、FPGA综合开发平台接口关系介绍：内部男低音(2)、FPGA SPARK内部有地址宽度20BIT、数据宽度8BIT的男低音，FLASH、SRAM挂在该男低音上，云同步上该男低音也是与PC104扩展通讯端口相连接的男低音， 列出相同信号定义的男低音信号和FPGA I/O的对应关系，然后对FLASH和SRAM、PC104进行更详细的说明。 FPGA综合开发平台接口关系介绍： FLASH和SRAM，FPGA SPARK开发平台配置了FLASH和SRAM。 因为FLASH的残奥仪表是256KX8，所以具有18条地址线，并分别对应于PC104的下位18个二进制位地址。 闪存的八个数据线分别与PC104的

14、八个数据线相对应。 闪存的OE与PC104的MEMR相对应，闪存的WE与PC04的MEMW相对应。 FLASH的CE是单独的FPGA控制的，并且对应于FPGA的引脚187 (引脚180 )。 SRAM与FLASH类似，不同之处在于SRAM有32KX8，地址线有15条，分别依次对应PC104的低位15二进制位地址。 SRAM中的CE单独地控制FPGA，其对应于FPGA中的PIN 159(pin151 )。FPGA综合开发平台接口关系介绍：水晶振动和全局RESET、FPGA SPARK开发平台的子板使用25MHz的时钟振动作为时钟源的钟振动位于子板的右下方，是一种四足接插钟振动。 并且，在子板的左上方具有全局RESET用的按钮，在推一推和FPGA的全局输入端子处于高电平，当离开该按钮时处于低电平。 对于altera 1至k 30的子板，时钟通过FPGA的79个大头针输入，并且全局RESET通过FPGA的180个大头针输入。 对于Xilinx XC2S200子板，时钟是从FPGA的80个大头针输入，全局重置是从FPGA的182个大头针输入。FPGA综合开发平台接口关系介绍： FPGA SPARK下载通讯端口说明、FPGA SPARK下载通讯端口全部留在子板上，是因为子板独立成