秦晓飞系列-EDA技术及应用-第5章 时序电路的Verilog设计.ppt_第1页
秦晓飞系列-EDA技术及应用-第5章 时序电路的Verilog设计.ppt_第2页
秦晓飞系列-EDA技术及应用-第5章 时序电路的Verilog设计.ppt_第3页
秦晓飞系列-EDA技术及应用-第5章 时序电路的Verilog设计.ppt_第4页
秦晓飞系列-EDA技术及应用-第5章 时序电路的Verilog设计.ppt_第5页
已阅读5页,还剩29页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、,第5章时序电路的Verilog设计,讲师:陈晓飞上海理工大学光电学院,第5章时序电路的Verilog设计,5.1基本时序组件的Verilog表示5.2二进制柜台及其Verilog表示5.3移位寄存器的Verilog表示和设计5.4字典可设置柜台设计5.5时序电路硬件设计和模拟示例(请参阅5.1.1默认D触发器及其Verilog表示法、5.1.1默认D触发器及其Verilog表示法计时回路通常由过程语句always语句描述。 时序电路,5.1基本时序组件的Verilog表达,边缘敏感性,级别敏感性,posedge,使用negedge表达,使用posedge的渡边杏,渡边杏使用negedge表达

2、,5.1基本时序组件的Verilog表达,5.1-嗯?5.1默认计时组件的Verilog表示法、包含5.1.4同步重置控件的d触发器及其Verilog表示法、5.1默认计时组件的Verilog表示法、包含5.1.4同步重置控件的d触发器和Verilog表示法使用条件分配语句。不写,5.1 -嗯?5.1基本定时组件的Verilog表示,5.1.5基本锁定内存和Verilog表示牙齿电路仍然是定时电路。但不是触发器,而是水平触发器。与组合电路相比,水平触发时序电路的特征:(1)在逻辑结构中:组合逻辑反馈(2)在Verilog代码中:使用不完全条件语句(3)在电路中,本质上:具有存储功能。由于级别触

3、发电路通常由组合逻辑反馈的结构而不是基本定时模块(触发器、寄存器)牙齿组成,因此级别触发电路通常比跟随触发电路消耗更多的逻辑资源。5.1基本定时组件的Verilog表示法、5.1.6清洗的锁定内存及其Verilog表示法、5.1基本定时组件的Verilog表示法、5.1.7异步定时电路的Verilog表示法功能称为时钟进程,即使时钟进程仅可以配置该单个时钟信号,每个触发电路也必须使用相同的单个时钟信号。异步逻辑设计必须由多个时钟过程语句组成。示例5-11是异步顺序电路的示例。需要注意的是,牙齿电路在结构上是异步的,但是通过Q1连接两个触发器,信号的变化定时本质上是同步的。5.1基本定时组件的V

4、erilog表示、5.1.8时钟进程表示的特征和规则敏感信号列表包含posedge或negedge时,选择性地更改敏感信号列表会影响综合结果。边缘触发器计时模块的Verilog设计应遵循以下规则:(1)如果信号A沿触发时钟信号定义,则必须在敏感信号表中提供相应posedge或negedge的表示。always进程结构中不再显示信号A。(2)敏感信号表不允许混合信号。如果将5.1基本定时组件的Verilog表示、5.1.8时钟进程表示的特征和规律(3)信号B定义为与时钟相对应的水平敏感的异步控制信号,则除了在敏感信号表中提供相应posedge B或negedge B的表示外,还应位于always

5、中。牙齿表示是边缘型、电路性能上对水平敏感的结构,是Verilog异步控制边缘型时序电路编程的一般形式。(4)如果变量(例如RST)定义为异步低级敏感信号,则always进程结构的if条件语句必须具有与RST低级有效的逻辑相对应的表达。、5.1基本定时组件的Verilog表示、5.1.8时钟进程表示的特征和规律(5)敏感信号列表不允许除敏感信号和异步控制信号以外的其他信号。牙齿电路的DIN与CLK同步,不能通过诸如“posedge CLK or DIN(always)”的表示将DIN与CLK异步(或从图5-15下面的寄存器中删除)。5.2二进制柜台及其Verilog表示法、5.2二进制柜台及其

6、Verilog表示法、5.2.1简单附加柜台及其Verilog表示法、5.2二进制柜台及其Verilog表示法、5.2.1简单附加柜台及其Verilog表示法Assign与always平行,Q作为输出通信端口信号同时具有输入特性。这是因为“Verilog合成器”具有自动变换通信端口方向属性的功能。5.2二进制柜台及其Verilog表示,5.2.2实用附加柜台设计牙齿部分设计可以使用异步重置预置同步计数的十进制计数器。分析5.2二进制柜台及其Verilog表示法、5.2.2实用程序附加柜台设计、5.2二进制柜台及其Verilog表示法、5.2.2实用程序附加柜台设计代码和RTL电路之间的对应关系。5.3移位寄存器的Verilog表示和设计,5.3移位寄存器的Verilog表示和设计,具有同步字典设置功能的5.3.1移位寄存器设计,典型应用:JTAG,5.3移位寄存器的Verilog表示和设计,5.3.2移位使用牙齿两个茄子分配有矛盾吗?5.4字典可设置柜台设计,5.4字典可设置柜台设计,5.4.1并发加载柜台4位柜台,并发加载,字典设置数为9时的分频比7。5.4字典可设置柜台设计、5.4.1动机加载柜台、5.4字典可设置柜台设计、5.4.2异步加载柜台4位柜台、异步加载、预设数为8时的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论