第2章 微处理器.ppt

1、本章主要教学内容 8086微处理器内部组成、寄存器结构 8086微处理器的外部引脚特性和作用 8086微处理器的存储器和I/O组织 8086的时序和总线概念以及最小/最大工作方式 80X86和Pentium系列微处理器的组成结构及特点,第2章,16位和32位微处理器,通过学习，使学生掌握8086微处理器的基本应用；熟悉8086微处理器的组成及其寄存器结构；掌握8086微处理器的存储器和I/O组织。,本章教学目的及要求,Intel 8086微处理器是典型的16位微处理器，它采用高速运算性能的HMOS工艺制造，芯片上集成了2.9万只晶体管，使用单一的+5V电源，40条引脚双列直插式封装，有16根数

2、据线和20根地址线，可寻址的地址空间为1MB（220B），时钟频率为5MHz10MHz，基本指令的执行时间为0.3ms0.6ms。,2.1 Intel 8086微处理器,8086 CPU的特点是：采用并行流水线工作方式，通过设置指令预取队列实现；对内存空间实行分段管理，将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址；支持多处理器系统；8086可工作于两种模式下，即最小模式和最大模式。8086还具有多重处理能力，使它能极方便地和浮点运算器8087、I/O处理器8089或其他处理器组成多处理器系统，从而极大地提高了系统的数据吞吐能力和数据处理能力。,8086 CPU的特点,Intel

3、 8086微处理器内部安排了两个逻辑单元，即执行部件EU（Execution Unit）和总线接口部件BIU（Bus Interface Unit），其组成结构如图2-1所示。,2.1.1 8086微处理器的内部结构,图2-1,1. 总线接口部件(bus interface unit，BIU ),总线接口部件负责与存储器、I/O端口传送数据 ，由下列部分组成： 4个段地址寄存器（CS、DS、ES、SS） 16位的指令指针寄存器IP(Instruction Pointer) 20位的地址加法器 6字节的指令队列缓冲器 总线控制逻辑,执行部件EU 负责指令的译码、执行和数据运算，其基本功能是：从总

4、线接口部件BIU的指令队列中取出指令代码，经过指令译码器译码后执行该指令所规定的操作功能。EU中的各个部件都通过16位的ALU数据总线连接在一起，在内部可实现快速的数据传输。 EU由算术逻辑单元（ALU）、8个通用寄存器，1个状态标志寄存器、1个数据暂存寄存器和EU控制电路等组成。,2. 执行部件(execution unit，EU),执行部件EU,负责指令的译码、执行和数据运算 ，由下列部分组成： 16位算术逻辑部件(arithmetic logic unit)； 16位标志寄存器F 反映CPU运算的状态特征或存放控制标志； 4个16位通用寄存器，即AX、BX、CX、DX； 4个16位专用寄

5、存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)；, 数据暂存寄存器 协助ALU完成运算，暂存参加运算的数据； E控制电路 它是控制、定时与状态逻辑电路，接收从BIU中指令队列取来的指令，经过指令译码形成各种定时控制信号，对EU的各个部件实现特定的定时操作。 EU中所有的寄存器和数据通道（除指令队列总线为8位外）都是16位的宽度，可实现数据的快速传送。,BIU和EU 并不是同步工作的，但两者的动作仍然有一定的管理原则，体现在下面几个方

6、面。 每当BIU的指令队列中有两个空字节，BIU就会自动把后面的指令从存储器取到指令队列中。 在EU执行指令的过程中，指令需要对存储器或I/O设备存取数据时，所需的数据交换均由BIU完成。 当指令队列已满，且EU对BIU又没有总线访问请求时，BIU进入空闲状态。 遇转移/循环指令时，BIU将指令队列中指令完全清除，重新取指令。,3. BIU和EU的流水线管理,8086CPU中可供编程使用的有13个16位寄存器和1个只用了9位的标志寄存器，按其用途可分为8个通用寄存器、2个控制寄存器和4个段寄存器，如图2-2所示。,2.1.2 8086/8088的寄存器结构,图2-2,1. 通用寄存器 通用寄存

7、器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中。 （1）数据寄存器：有4个16位的寄存器，其典型功能归纳如下： AX：累加器，用于完成各类运算和传送、移位等操作； BX：基址寄存器，在间接寻址中用于存放基地址； CX：计数寄存器，用于在循环或串操作指令中存放计数值； DX：数据寄存器，在间接寻址的I/O指令中存放。 此外，还可将每个16位的寄存器分成独立的两个8位寄存器来使用，即AH、BH、CH、DH和AL、BL、CL、DL两组。16位数据寄存器主要用于存放常用数据，也可存放地址，而8位寄存器只能用于存放数据。,8086/8088的寄存器结构,（2）指针与变址寄存器：8086的

8、指针寄存器和变址寄存器都是16位寄存器，一般用来存放偏移地址，4个寄存器的功能如下： SP：堆栈指针寄存器，保存位于当前堆栈段中的数据，其内容为栈顶的偏移地址。 BP：基址指针寄存器，在访问内存时存放内存单元的偏移地址，或用来存放位于堆栈段中的一个数据区基址的偏移地址。 SI：源变址寄存器，用来存放源操作数的偏移地址。 DI：目的变址寄存器，用来存放目的操作数的偏移地址。,8086/8088的寄存器结构,(3)通用寄存器的隐含用法,图2-3,2. 控制寄存器 （1）指令指针寄存器IP：由于指令代码是存放在存储器的代码段中，代码段寄存器CS指示代码段的开始，16位指令指针寄存器IP用来指示当前指

9、令在代码段的偏移位置。CPU利用CS和IP取得要执行的指令，然后修改IP中的内容，使之指向BIU要取的下一条指令的偏移地址。 指令序列执行时，每取一次指令IP就自动加1，这样保证按顺序取出指令并执行相应操作。需要注意的是，IP是指令代码存放单元的地址指针，不能用指令取出IP或给IP设置给定值，但可以通过某些指令（如转移类指令）来修改IP的内容。,8086/8088的寄存器结构,（2）标志寄存器FLAG：FLAG用于反映指令执行结果或控制指令执行的形式。它是一个16位的寄存器，共有9个可用的标志位，其余7个位空闲不用。各种标志按作用可分为两类：状态标志和控制标志。 状态标志：用来反映算术或逻辑运

10、算后结果的状态，以记录CPU的状态特征。 控制标志：用来控制CPU的操作，由程序设置或清除。,8086/8088的寄存器结构,15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,6个状态标志：CF-进位标志 ；PF-奇偶标志 ；AF-辅助进位标志； ZF-零标志 ；SF-符号标志 ；OF-溢出标志 3个控制标志：TF-陷阱标志或单步操作标志 ：IF-中断允许标志； DF-方向标志,标志寄存器F所用的各位含义如下：,图2-4,状态标志位有6个，即SF、ZF、PF、CF、AF和OF, 符号标志SF(sign flag ) 零标志ZF(zero flag) 奇偶标志PF(pa

11、rity flag) ：当指令执行结果的低8位中含有偶数个1时，则PF为1；否则为0。 进位标志CF(carry flag) 辅助进位标志AF(auxiliary carry flag) 溢出标志OF(overflow flag),控制标志位有3个，即DF、IF、TF, 方向标志DF(direction flag) ：控制数据串操作指令的步进方向。可用STD、CLD将DF置1或清0。 中断允许标志IF(interrupt enable flag)：控制可屏蔽中断的标志。可用STI、CLI将IF置1或清0。 跟踪（陷阱）标志TF(trap flag)：为调试程序的方便而设置的。若将TF置1，则8

12、086/8088CPU处于单步工作方式；否则，将正常执行程序。,在IBM PC机中,有四个专门存放段地址的寄存器,称为段寄存器。每个段寄存器可以确定一个段的起始地址，而这些段则各有各的用途。 （1）代码段（Code Segment）：用来存放当前正在运行的程序。系统在取指时将寻址代码段，其段地址和偏移地址分别由段寄存器CS和指令指针IP给出。 （2） 数据段（Data Segment）：存放当前运行程序所用的数据。用户在寻址该段内的数据时，可以缺省段的说明，其偏移地址可通过多种寻址方式形成。,3. 段寄存器,（3）堆栈段（Stack Segment）：“堆栈”是数据的一种存取方式，按照“先进后

13、出”的方式操作。堆栈指针SP用来指示栈顶。堆栈为保护、调度数据提供了重要的手段。系统在执行栈操作指令时将寻址堆栈段，这时，段地址和偏移地址分别由段寄存器SS和堆栈指针SP提供。 （4）附加数据段（Extra Segment）：该段是附加的数据段，是一个辅助的数据区，也用于数据的保存。用户在访问段内的数据时，其偏移地址同样可以通过多种寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀ES）。,8086/8088的寄存器结构,2. 1.3 8086的引脚信号和工作模式,1.最小模式和最大模式的概念 (1)最小模式: 系统中只有一个微处理器。 (2)最大模式： 两个或多个微处理器（主处理器、

14、协处理器）,（1） 8086CPU引脚信号 8086CPU具有40个引脚，采用双列直插式的封装形式，如图2-4所示。 数据总线为16条，地址总线为20条，其余为状态线、控制信号线、电源、地线等。地址/数据总线采用了分时复用方式，即一部分引脚具有双重功能，例如AD15AD0这16个引脚，有时传送数据信号，有时可输出地址信号。,2. 8086/8088的引脚信号和功能,图2-5 8086CPU引脚图,注意点：, 8086/8088的数据线和低16位地址线复用 8086有16位数据线，而 8088只有8位 除了第28和34脚之外，8086和8088的控制线引脚定义是一样的。 第21脚(RESET)为

15、输入复位信号 第22引脚为“准备好”(READY)信号 高4位地址线和状态线复用,（2） 引脚功能, GND、V地和电源 AD15AD0地址/数据复用 A19/S6A16/S3地址/状态复用 BHE/S7 高8位数据总线允许/状态复用 NMI非屏蔽中断输入, INTR可屏蔽中断请求信号输入 RD读信号输出 CLK时钟输入 RESET复位信号输入 READY “准备好”信号输入 TEST 测试信号输入 MN/MX最小和最大模式控制输入,（3）最小模式下引脚功能, INTA 中断响应信号输出 ALE地址锁存允许信号输出 DEN数据允许信号 DT/R 数据收发信号输出, M/IO存储器/输入输出控制

16、信号输出 WR写信号输出 HOLD总线保持请求信号输入 HLDA总线保持响应信号输出, QS1、QS0指令队列状态信号输出 S2、S1、S0总线周期状态信号输出 LOCK (lock)总线封锁信号输出 RQ/GT1、RQ/GT0总线请求信号输入、总线授权信号输出,（4） 最大模式下引脚功能定义,18086CPU的最小/最大工作模式的概念 Intel公司在设计8086CPU芯片时，为了适应各种应用场合，构成不同规模的微型计算机系统，规定了两种工作模式，即最小工作模式和最大工作模式。通过CPU的第33条引脚MN/来控制。 （1）最小工作模式（MN/=1）：当把8086CPU的33引脚MN/接+5V

17、时，系统就处于最小工作模式了。最小模式系统适用于单微处理器组成的小系统，系统中通常只有一个微处理器，所有的总线控制信号都直接由8086CPU产生，系统中的总线控制逻辑电路被减到最少。该模式8086CPU的8条控制引脚2431的功能定义如表2-7所示。 （2）最大工作模式（MN/=0）：当把8086的33引脚MN/接地时，系统处于最大工作模式。此时，系统中存在两个或两个以上的微处理器，其中有一个主处理器8086，其他处理器称为协处理器。,2.1.4 最小/最大工作模式,（1） 8086CPU的33引脚MN/接+5V（MN/=1）时，决定了系统处于最小工作模式。 （2）有一片8284A，作为时钟发

18、生器。 （3）有三片8282或74LS373，用来作为地址锁存器。 （4）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。,2最小工作模式的配置特点,8086在最小模式下的典型配置 ：,图2-6,8284A是Intel公司专为8086设计的时钟信号发生器，能产生8086所需的系统时钟信号，即系统主频。8284A除提供恒定的时钟信号外，还对外界输入的准备就绪信号RDY和复位信号进行同步操作。 8284A芯片的引脚特性如图2-7所示。,38284A时钟信号发生器,图2-7 8284A引脚特性,其工作原理简述如下：当外界的

19、准备就绪信号RDY输入8284A，经时钟下降沿同步后，输出READY信号作为8086的准备就绪信号；外界的复位信号输入8284A，经整形并由时钟的下降沿同步后，输出RESET信号作为8086的复位信号，其宽度不得小于4个时钟周期。采用脉冲发生器作为振荡源时只需将脉冲发生器的输出端和8284A的EFI端相连，引脚F/接为高电平即可；采用石英晶体振荡器作为振荡源时只需将晶体振荡器连在8284A的X1和X2两端，将引脚F/接地即可。不管采用哪种方法，8284A输出的时钟频率CLK应该是振荡源频率的1/3，振荡源频率经过驱动后，再由OSC端输出供系统使用。,8284A时钟信号发生器的原理,（1） 80

20、86CPU的33引脚MN/接地（MN/=0）时，决定了系统处于最大工作模式。 （2）最大模式外加8288总线控制器，通过它对CPU发出的控制信号进行变换和组合。 （3）最大模式中，一般包含2个或多个处理器，需要解决主处理器和协处理器之间的协调工作问题以及对总线的共享控制问题，为此，需从软件和硬件两个方面去解决。,4最大工作模式的配置特点,8086在最大模式下的典型配置 ：,图2-8,2.1.5 存储器和I/O组织,1. 8086的存储器编址,12H,34H,图2-9 存储器的逻辑结构示意图,56H,（1） 低位字节存入低地址，高位字节存入高地址。 （2）同一个地址既可看作字节单元的地址，也可看

21、作字节单元的地址。 （3）存储器的特性：内容取之不尽，从某单元取出其内容后，该单元仍然保存着原来的内容不变，可以重复取出，只有存入新的信息后，原来保存的内容就自动消失了。 （4） 假设X单元中存放着Y，而Y又是一个地址，则可用 （Y）=（X）来表示Y单元的内容。如： （0001H） = 1234H （1234H） = 2F1EH （0001H） = 2F1EH,8086系统中采用20位地址线来寻址1M字节的存储空间。由于CPU内所有的寄存器都只有16位，只能寻址64KB（216字节）。因此，把整个存储空间分成若干逻辑段，每个逻辑段的容量最大为64KB，这样段内地址可以用16位表示。CPU允许各

22、个逻辑段在整个存储空间中浮动，它们可以紧密相连，也可以相互重叠，还可以分开一段距离，如图2-10所示。 段的起始地址有所限制，不能起于任意地址，而必须从任一小段的首地址开始，其特征是：在16进制表示的地址中，最低为0（即20位地址的低4位为0）。 在1MB的存储器中，每个存储单元都有一个唯一的20位地址，称为该单元的物理地址，由16位段地址和16位偏移地址组成。,2. 存储器分段,图2-10 存储器分段示意图,段地址：每一段的起始地址。 偏移地址：在段内相对于起始地址的偏移值。,20位物理地址的形成：,图2-11,CS、DS、SS和其他寄存器组合指向存储单元的示意图 ：,图2-12,物理地址：

23、就是存储器的实际地址，它是指CPU和存储器 进行数据交换时所使用的地址（20位）。 逻辑地址：是在程序中使用的地址，它由段地址和偏移地 址两部分组成（16位）。 逻辑地址的表示形式为“段地址偏移地址”。 物理地址=段地址10H偏移地址 一个存储单元的物理地址唯一，逻辑地址不唯一。,3逻辑地址（LA）和物理地址（PA）的关系,存储器内部是按字节进行组织的，两个相邻的字节被称为一个“字”。 8086CPU在组织1M字节的存储器时，其存储空间被分成两个512K字节的存储体：固定与CPU的低位字节数据线D7D0相连的称为低字节存储体，该存储体中的每个地址均为偶数；固定与CPU的高位字节数据线D15D8

24、相连的称为高字节存储体，该存储体中的每个地址均为奇数。两个存储体之间采用字节交叉编址方式，如图2-13所示。,4. 存储器组织,图2-13 8086存储器的分体结构,图 8086系统的存储结构,表 BHE和A0的意义,8086的I/O端口有以下两种编址方式： （1）统一编址：该方式将I/O端口地址置于1MB的存储器空间中，把它们看作存储器单元对待，每个端口占用一个存储单元的地址。CPU访问存储器的指令和各种寻址方式都可用于寻址I/O端口。优点是不需要专门的I/O指令，对I/O端口操作的指令类型多，数据存取灵活，方便进行I/O程序的设计;缺点是I/O端口要占用部分存储器的地址空间，程序不易阅读，

25、不容易区分哪些指令在访问存储器，哪些指令在访问外部设备。,5. I/O端口组织,（2）独立编址：该方式的端口单独编址构成一个I/O空间，不占用存储器地址。CPU设置了专门的输入/输出指令（IN和OUT）和接口控制信号来访问I/O端口。8086CPU使用16条地址线A15A0来作为访问I/O端口的地址线，可访问最多64K容量的8位端口或32K容量的16位端口。 独立编址的优点是I/O端口的地址空间独立，控制电路和地址译码电路比较简单，采用专用的I/O指令，使得端口操作的指令在形式上与存储器操作指令有明显区别，程序编制清晰，阅读容易；缺点是输入/输出指令类别少，一般只能进行传送操作。,5. I/O

26、端口组织,8086CPU的操作是在时钟CLK统一控制下进行的，以便使取指令和传送数据能够协调地工作。 8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程，称为总线操作，执行该操作所需要的时间，称为总线周期。一个总线周期通常包括T1、T2、T3、T4状态，即4个时钟周期。不同的总线操作需要不同的总线信号，对这些信号的变化进行时间顺序的描述称为“总线时序”,2.1.5 总线操作及时序,通常，计算机执行一条指令所需要的时间称为一个指令周期。而一个指令周期是由若干个总线周期所组成的，一个总线周期是CPU通过总线与存储器或外部设备进行一次数据传输所需的时间。 为了保证总线的读/写操

27、作，8086的总线周期至少要由4个时钟周期组成，每个时钟周期称为T状态。时钟周期是CPU的基本时间计量单位，由主频决定。对于8086来讲，其主频为5MHz，故一个时钟周期为200ns。,18086总线周期与时钟周期的概念,2. 总线周期序列,典型的8086总线周期序列：,图2-14, T1状态，发地址信息 T2状态，总线的高4位输出状态信息 T3状态，高4位 状态信息，低16位 数据 T3之后，可能插入TW 在T4状态，结束。,3. 8086的操作和时序,8086的主要操作: 系统的复位和启动操作； 暂停操作； 总线操作； 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。,4.

28、 系统的复位和启动操作,图2-15,5. 总线操作,(1) 最小方式下的总线读操作 (2) 最小方式下的总线写操作 (3) 最大模式下的总线读操作 (4) 最大模式下的总线写操作,(1) 最小方式下的总线读操作,图2-16,(2) 最小方式下的总线写操作,图2-17,(3) 最大模式下的总线读操作,图2-18,(4) 最大模式下的总线写操作,图2-19,6. 中断操作和中断系统,（1）8086的中断分类 硬件中断 （非屏蔽中断和可屏蔽中断） 软件中断,8086/8088的中断分类 ：,图2-20,(2) 中断向量和中断向量表,图2-21,(3) 硬件中断 NMI INTR (4) 硬件中断的响

29、应和时序 可屏蔽中断的响应过程 ： 读取中断类型码 将标志寄存器的值推入堆栈 把标志寄存器的IF和TF清零 将断点保护到堆栈中。 寻找中断向量，转入中断处理程序,中断响应,图2-22,（5）8086的中断响应总线周期 ：,图2-23,非屏蔽中断和可屏蔽中断有两点差别； TF是单步中断标志 ； 在中断响应后，又遇NMI； 结束时，返回断点； 等待或串操作时，允许过程中进入中断。,中断响应用2个总线周期,第1个总线周期，通知外设，CPU准备响应中断； 第2个总线周期，外设发送中断类型码,(6) 中断处理子程序 进一步保护中断现场 开放中断 中断处理的具体内容 弹出堆栈指令 中断返回指令,(7) 软

30、件中断 特点： 用一条指令进入中断处理子程序，并且，中断类型码由指令提供。 不执行中断响应总线周期，也不从数据总线读取中断类型码。 不受中断允许标志IF的影响 执行过程中可响应外部硬件中断 软件中断没有随机性,7. 最小模式下的总线保持,图2-24 利用HOLD和HLDA信号实现总线保持,8. 最大模式下的总线请求/授权,图2-25 利用RQ#/GT实现总线请求/授权,2.2 32位微处理器80386 2.2.1 80386的体系结构,6个功能部件:,指令预取部件IPU 指令译码部件IDU 执行部件EU 分段部件SU 分页部件PU 总线接口部件BIU,2.2.2 80386的三种工作方式,80

31、386有三种工作方式： 实地址方式(real address mode) 保护虚拟地址方式(protected virtual address mode)即保护方式 虚拟8086方式(virtual 8086 mode),实地址方式和虚拟8086方式区别,单任务和多任务问题 寻址空间问题 内存划分问题,2.2.3 寄存器,1.通用寄存器,8个32位通用寄存器， EAX EBX ECX EDX ESI EDI EBP ESP,2.指令指针寄存器（EIP）和标志寄存器 （EFLAGS）,3.段寄存器和段描述符寄存器 CS SS DS ES FS GS 4.控制寄存器 (CR1未定义) CR0 CR

32、2 CR3,CR0的含义：,5.系统地址寄存器,系统地址寄存器有4个: GDTR全局描述符表寄存器 IDTR中断描述符表寄存器 TR任务状态寄存器 LDTR局部描述符表寄存器,4个系统地址寄存器的结构 ：,6.调试寄存器和测试寄存器,调试寄存器： DR0DR7 测试寄存器： 测试命令寄存器：TR6 数据寄存器：TR7,32位CPU的调试寄存器 ：,2.2.4 指令流水线和地址流水线,1. 指令流水线构成： 总线接口部件 指令预取部件 指令译码部件 执行部件 2. 地址流水线组成 分段部件 分页部件 总线接口部件,3种地址：,逻辑地址 线性地址 物理地址,2.2.5 80386的虚拟存储机制和片

33、内两级存储管理,一、 虚拟储存技术 虚拟存储器机制的组成： 主存储器 辅助存储器 存储管理部件 虚拟存储器分类： 段式虚拟存储器 页式虚拟存储器,二、 片内两级存储管理,1分段管理 采用描述符表的优点 ： 可以大大扩展存储空间。 可以实现虚拟存储。 可以实现多任务隔离。,80386有两类段，即 非系统段 系统段 (1) 非系统段描述符 非系统段：代码段、数据段（堆栈段）,非系统段描述符的格式和含义 ：,(2) 系统段描述符,系统段描述符的格式和含义 ：,段选择子的含义和功能 ：,从逻辑地址到线性地址的转换 ：,从逻辑地址到物理地址的转换 ：,2.分页管理,分页部件用两个表实现地址转换： 页组目

34、录项表 页表,线性地址到物理地址的转换,线性地址转换为物理地址的例子,3.转换检测缓冲器TLB,转换检测缓冲器TLB的功能 :,转换检测缓冲器TLB的工作原理,2.2.6 80386的中断,80386下列情况下引起中断： 外设送中断请求信号。 CPU或协处理器产生异常。 执行INT指令。,2.2.7 80386的信号和总线状态,1.80386的信号,2. 80386的总线周期,80386的总线周期： 写总线周期 中断响应周期 暂停和停机周期,(1) 读写总线周期,80386的完整的总线状态图 :,(2) 中断响应周期 (3) 暂停周期和停机周期,2.3 32位微处理器Pentium2.3.1

35、Pentium采用的先进技术,1 CISC技术和RISC技术 CISC技术的特点 RISC技术的特点 2 超标量流水线技术 超标量的含义 超标量的实现前提 3 分支预测技术,2.3.2 Pentium的技术特点, 64位数据总线 互相独立的指令Cache和数据Cache 常用指令用硬件来实现。 增加系统管理方式SMM。,2.3.3 Pentium的原理结构,1. Pentium的主要部件 总线接口部件 U流水线和V流水线 指令Cache 数据Cache 指令预取部件, 指令译码器 浮点处理部件FPU 分支目标缓冲器BTB 控制ROM 寄存器组,2. 原理结构,2.3.4 Pentium的寄存器,Pentium的寄存器分为如下几类： 基本寄存器组 通用寄存器， 指令寄存器， 标志寄存器， 段寄存器；, 系统寄存器组 地址寄存器， 调试寄存器， 控制寄存器， 模式寄存器；, 浮点寄存器组 数据寄存器 标记字寄存器 状态寄存器 控制字寄存器 指令指针寄存器和数据指针寄存器,1. 基本寄存器组,标志寄存器 :,2. 系统寄存器组,控制寄存器 :,3. 浮点寄存器组,Pentiu