工程硕士.ppt_第1页
工程硕士.ppt_第2页
工程硕士.ppt_第3页
工程硕士.ppt_第4页
工程硕士.ppt_第5页
已阅读5页,还剩61页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字系统设计自动化,电子信息工程学院 李树华 2010年4月,(EDA技术),教学方案,前言 教学要求 课程特点 学习方法 考试方式,可编程逻辑器件分类,GAL20V8,FPGA10K10,CPLD1032,CPLD1016,go,按工艺分,MOS,双极,Bi-CMOS,CMOS,NMOS,PMOS,4000,54/74HC,54/74HCT,54/74AHC,54/74AHCT,54/74LVC,54/74ALVC,TTL,ECL,I2L,54/74,54/74S,54/74LS,54/74AS,54/74ALS,54/74F,54/74ABT,按输出结构,互补/推拉式,OD/OC,三态,按

2、逻辑功能,与门,或门,非门,与非门,与或非门,或非门,异或门,返回,PLD电路中门电路惯用画法,试题一,1、设计实现可编程电路(见PAL图)(15分) Y1=I1I3+I1I3I4+I1I2 Y2=I2I4+I1I2I4+I1I4+I1I2I3I4 Y3=I1I2+I1I3I4 Y4=I1I4 2、分析电路功能(见寄存器输出结构)(5分),项目名称,项目路径,工具条,MAX+PLUS II 管理器菜单条,第二章MAX+PLUS使用简介,Max+plus管理器窗口,5,1. 在 File 菜单中 选择 New,2. 选择 Graphic Editor File 然后按下OK按钮, 将会出现一个无

3、标题的图形编辑窗口,如下页所示,图形文件设计,6,生成一个新图形文件,图形编辑器窗口,工作区域,最大化按钮,文本工具,对角线工具,圆形工具,缩小按钮,放大按钮,关闭橡皮筋连接功能,选择工具,正交线工具,与窗口适配,弧形工具,打开橡皮筋连接功能,连接点接/断,图形文件设计,7,输入 Altera 图元,选择工具按钮有效时,在图形编辑器窗口的空白处单击鼠标左键以确定输入位置,然后选择Enter Symbol,或双击鼠标左键。 将出现一个Enter Symbol 对话框,在symbol Libraries框中 选择 “.maxplus2max2libprim” 。 所有的Altera 图元以列表方式

4、显示出来,选择您想输入的图元,然后选择 OK。,指定您将输入文件中的符号名称。,双击一个符号库,在Symbol Files 对话框中将出现它的所有符号,显示当前路径下的所有符号,图形文件设计,8,输入 74 系列的符号,MAX+PLUS II 为实现不同的逻辑功能提供了许多符号,如:图元符号 ,兆功能符号和宏功能符号。在图形编辑器文件中可直接使用以上符号。74 系列符号的输入方法和上页图元输入的方法相同。 当 Enter Symbol 对话框出现后,在symbol Libraries 对话框中选择 “.maxplus2max2libmf”路径。 在 Symbol Files 对话框中,选择您需

5、要的 74 系列符号。,图形文件设计,9,输入 LPM 符号,lpm (library parameterized megafunction) 符号的输入方法与先前符号的输入方法相同。 在 Enter Symbol 对话框出现后,在 symbol Libraries 框中选择 “.maxplus2max2libmega_lpm” 路径。 在 Symbol Files 框中选择您需要的 lpm 符号。 双击参数框 (位于符号的右上角),输入您需要的 lpm 的参数。在Port Status 框中选择 Unused ,可将您不需要的信号去掉。 如果需要连接两个端口,将您的鼠标移到其中一个端口,则鼠

6、标自动变为 +形状。 一直按住鼠标的左键并将鼠标拖到第二个端口。 放开左键 ,则一条连接线被画好了。 如果您需要删除一根连接线,单击这根连接线并按 Del 键。,图形文件设计,10,图形文件设计,为管脚和节点命名,在管脚上的PIN_NAME处双击鼠标左键,然后输入名字。 选中需命名的线,然后输入名字。 对 n 位宽的总线 A 命名时,您可以采用 An-1.0 形式,其中单个信号用 A0, A1, A2, ., An 形式 。,11, 图形文件三 - 八译码器设计,12,保存您的文件,如需要保存文件,选择 File 菜单中的 Save As 项. 将出现Save As对话框,如下图所示 : 在

7、File Name 对话框内输入设计文件名,然后选择 OK 即可保存文件。,指定具体的设计文件名,显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。,图形文件设计,13,指定项目名称,MAX+PLUS II中, 在 编译一个项目前,您必须确定一个设计文件作为您的当前项目。请按下列步骤确定项目名: 1. 在 File menu 菜单中选择 Project Name项,将出现Project Name 对话框: 2. 在 Files 框内,选择您的设计文件。 3. 选择 OK 。 MAX+PLUS II的标题条将显示新的项目名字,显示当前路径下的全部设计文件和编程文件

8、。,显示当前项目名,显示当前路径,显示所有子目录.,显示所有本地和网络驱动器,图形文件设计,14,创建缺省(Default)符号,在 File菜单中选择 Save USE ieee.std_logic_1164.all; ENTITY mux21 IS PORT (a,b:IN std_logic; s:IN std_logic; y:OUT std_logic ); END mux21; ARCHITECTURE one OF mux21 IS BEGIN y=a WHEN s=0 ELSE b WHEN s=1; END ARCHITECTURE one;,第三章 VHDL设计实践与实验,

9、实验1,实验2 4位加法器设计,参考程序 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY adder4B IS - 4位二进制并行加法器 PORT (CIN:IN std_logic; -低位进位 A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); -4位加数 B:IN STD_LOGIC_VECTOR(3 DOWNTO 0); -4位被加数 S:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); -4位和 COUT: OUT STD_LOGI

10、C); -进位输出 END adder4B;,33,ARCHITECTURE behav OF adder4b IS SIGNAL SINT:STD_LOGIC_VECTOR(4 DOWNTO 0); SIGNAL AA,BB:STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN AA=0,34,试题2,设计一个五位加法器(20分),实验三 4位,8位加法器设计,一、实验内容及步骤 1、设计由两个4位二进制并行加法器级联构成一个8位二进制加法器 2、先设计出一个4位二进制并行加法器,再通过元件例化的方法构造出 一个8位二进制加法器,33,8位加法器电路原理图,二、参考程序 L

11、IBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY ADDER8B IS -由两个4位二进制并行加法器构成8位 二进制加法器 PORT (CIN:IN std_logic; A:IN STD_LOGIC_VECTOR(7 DOWNTO 0); B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); S:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); COUT: OUT STD_LOGIC); END ADDER8B;,ARCHITECTURE str

12、uc OF adder8B IS COMPONENT ADDER4B -定义元件ADDER4B PORT(CIN:IN std_logic; A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); B:IN STD_LOGIC_VECTOR(3 DOWNTO 0); S:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT: OUT STD_LOGIC); END COMPONENT ; SIGNAL CARRY_OUT:STD_LOGIC; BEGIN,35,U1:ADDER4B -例化(安装)一个4位二进制加法器U1 PORT MAP( CIN=CIN

13、,A=A(3 DOWNTO 0),B=B(3 DOWNTO 0), S=S(3 DOWNTO 0),COUT=CARRY_OUT ); U2:ADDER4B -例化(安装)另一个4位二进制加法器U2 PORT MAP(CIN=CARRY_OUT,A=A(7 DOWNTO 4), B=B(7 DOWNTO 4), S=S(7 DOWNTO 4),COUT=COUT ); END struc;,3-8译码器,交通灯的设计,在十字路口,每条道路上都有红、黄、绿灯。用于指挥车辆和行人有序的通行。使用VHDL语言设计让红、黄、绿灯依次循环点亮一秒,如出现其他情况则让蜂鸣器响,提示交通灯出现错误。,参考程序 输入为1KHz的时钟clk 输出为RED、GREEN、YELLOW、FENGPING信号。,if clkevent and clk=1 then -产生周期为1Hz的时钟信号clk1 if count=499 then count0); clk1 red red=0;green=1;yellow=0;fengming=0;,when01

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论