电子设计自动化第二章.ppt

1、第二章 可编程逻辑器件的应用,第一节 概述,可编程逻辑器件的发展历程,图3-1 基本PLD器件的原理结构图,一、 可编程逻辑器件的发展历程,70年代,80年代,90年代,PROM 和PLA 器件,改进的 PLA 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,内嵌复杂 功能模块 的SoPC,二、可编程逻辑器件的分类,按集成度(PLD)分类,二、可编程逻辑器件的分类,在具体区分时，一般以GAL22V10作为对比，集成度大于GAL22V10的称为复杂PLD,反之归类为简单PLD。,二、可编程逻辑器件的分类,从结构上分： （1）乘积项结构器件。基本结构为“与-或”阵列的器件。如大部分简

2、单PLD和CPLD. （2）查找表结构器件。由简单的查找表组成可编程门，在构成阵列形式，如FPGA。,二、可编程逻辑器件的分类,从编程工艺上分 （1）熔丝（Fuse）型器件 早期的PROM （2）反熔丝（Antifuse）型器件 Actel的FPGA 无论是熔丝还是反熔丝结构，都只能编程一次，称为OTP器件，一次可编程器件。,二、可编程逻辑器件的分类,（3）EPROM型 紫外线型擦除电可编程逻辑器件 （4）EEPROM型 电可擦写可编程器件 现有大部分CPLD及GAL器件 （5）SRAM型 SRAM查找表结构器件 大部分FPGA （6）Flash型。可实现多次可编程，也可以做到掉电以后不需要重

3、新配置。,可编程器件的优势,可编程器件法将ASIC的设计从半导体工艺师手中，转移到电路设计师手中。其前提是半导体工艺师提供超大规模可编程芯片。可编程芯片资源丰富，使电路设计师能将整个电子系统装到一个“白”片中。这种方法没有投片风险，现场布线完成功能指定,提高设计灵活性；可反复编程擦写；成本低；设计周期短。,三、CPLD和FPGA的特点及应用范围,CPLD:主要是由可编程逻辑宏单元（LMC)围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。 特点：据有点擦写特性，可边界扫描、在线编程，逻辑电路具有可预测

4、性。,图3-26 MAX7000系列的单个宏单元结构,PRN,CLRN,ENA,逻辑阵列,全局 清零,共享 逻辑 扩展项,清零,时钟,清零选择,寄存器旁路,并行 扩展项,通往 I/O 模块,通往 PIA,乘积项选择矩阵,来自 I/O引脚,全局 时钟,来自 PIA的 36个信号,快速输入选择,2,图3-27- MAX7128S的结构,二、CPLD和FPGA的特点及应用范围,FPGA: 由可编程逻辑功能块，可编程I/O块和可编程内部互连三种可编程资源组成。 特点：可以实时地改变器件功能，掉电数据丢失，内部延时时间不固定，可利用资源丰富。,一个N输入查找表 (LUT，Look Up Table)可以

5、实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现,什么是查找表?,基于查找表的结构模块,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,输入 A 输入 B 输入C 输入D,查找表 输出,16x1 RAM,查找表原理,多路选择器,FLEX10K系列器件,FLEX 10K内部结构,. . .,IOC,IOC,. . .,IOC,IOC,逻辑单元,快速通道互连,逻辑阵列块 (LAB),. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. .

6、 .,IOC,IOC,. . .,IOC,IOC,FLEX 10K系列FPGA结构图,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,EAB,EAB,嵌入式 阵列块,EAB的大小灵活可变 通过组合EAB 可以构成更大的模块 不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器,EAB 的字长是可配置的,(5) 嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。,图3-40 用EAB构成不同结构的RAM和ROM,E

7、AB 可以用来实现乘法器,二、CPLD和FPGA的特点及应用范围,应用范围 CPLD适合于设计译码等复杂组合逻辑； FPGA适合于复杂的时序逻辑；,第二节 FPGA/CPLD产品概述,主流CPLD/FPGA器件的发展及性能,FPGA/CPLD生产商,FPGA/CPLD生产商,FPGA/CPLD生产商,Altera公司系列产品主要性能,Xilinx系列产品主要性能,Lattice系列产品主要性能,第三节 CPLD/FPGA的编程与配置,目前常见的大规模可编程逻辑器件的编程工艺有三种： 1、基于电可擦除存储单元的EEPROM或Flash技术。CPLD一般采用此技术编程。 2、基于SRAM查找表的编

8、程单元，编程信息保持在SRAM中，SRAM在掉电后信息立即丢失，在下次上电后，还要重新载入编程信息。大部分FPGA采用此种编程工艺。 3、基于反熔丝编程单元。ACTEL的FPGA、Xinlinx部分早期的FPGA采用此结构，现在已不用。此编程方法是一次可编程性。,第三节 CPLD/FPGA的编程与配置,CPLD编程和FPGA配置可以使用专用的编程设备，可以使用下载电缆，如ALTERA的Byteblaster(MV)并行下载电缆，连接PC机的并行打印口和需要编程或配置的器件，并与MAX+PLUSII配合可以对Altera公司的多种CPLD、FPGA进行配置和编程。,此接口既可作编 程下载口，也可

9、作 JTAG接口,ALTERA 的 ByteBlaster（MV）下载接口,图3-46 10芯下载口,表3-3 图3-46 接口各引脚信号名称,一、CPLD的ISP方式编程,在系统可编程（ISP）是当系统上电并正常工作时，计算机通过系统中的CPLD拥有ISP接口直接对其编程，器件在编程后立即进入正常工作状态。,ISP功能提高设计和应用的灵活性,减少对器件的触摸和损伤 不计较器件的封装形式,允许一般的存储 样机制造方便 支持生产和测试流程中的修改,允许现场硬件升级 迅速方便地提升功能,未编程前先焊接安装,系统内编程-ISP,在系统现场重编程修改,图3-47 CPLD编程下载连接图,TCK、TDO

10、、TMS、TDI为CPLD的JTAG口,对CPLD编程,图3-48 多CPLD芯片ISP编程连接方式,二、使用PC并口配置FPGA,ICR:In-Circuit Reconfigurability 在线可重配置方式，即允许在器件已经配置好的情况下进行重新配置，以改变电路逻辑结构和功能。 FPGA设计过程中可以通过连接PC机的下载电缆快速地下载设计文件至FPGA进行硬件验证。,Altera SRAM LUT结构器件的6种配置方式,（1）配置器件，如EPC器件进行配置。 （2）PS（被动串行） MSEL1=0 MSEL0=0 （3）PPS(被动并行同步) MSEL1=1 MSEL0=0 （4）PP

11、A（被动并行异步） MSEL1=1 MSEL0=1 （5）PSA（被动串行异步） MSEL1=1 MSEL0=0 （6）JTAG MSEL1=0 MSEL0=0,二、使用PC并行口配置FPGA,图3-49 FLEX10K PS模式配置时序,图3-50 多FPGA芯片配置电路,FLEX、ACEX、APEX等系列 FPGA器件配置连线图,FLEX、ACEX、APEX系列FPGA 配置电路,FPGA Passive Serial Configuration 被动串行配置模式,10针标准 配置/下载接口,通过配置电路后 与PC机的并行 接口相接,对FPGA配置,主系统通用 10针标准 配置/下载接口,目标板10针标准 配置接口,PIN1,OTP配置器件插座,三、 用专用配置器件配置FPGA,用专用配置器件能够实现载FPGA上电后自动加载配置。专用配置器件多采用串行的PROM器件，大容量的PROM器件也提供并行接口。,按专用配置器件的可编程次数可分为： OTP(一次可编程)器件和多次可编程器件。,图3-51 FPGA使用EPC配置器件的配置时序,OTP的编程方法,EPC2器件,EPC2的编程口,四、使用单片机配置FPGA,图3-5