半导体中的杂质和缺陷能级.ppt

1、1,第二章 半导体中的杂质和缺陷能级,要求：,掌握半导体中杂质的作用与杂质能级； 掌握半导体中的缺陷及其影响,重点：浅能级和深能级杂质及其作用，杂质的补偿作用,2,原子并非固定不动，格点原子在平衡位置附近振动；,半导体并非纯净，含有若干杂质（基质以外的任何元素）；,半导体晶格并非完美（完整），存在各种缺陷：,点缺陷,线缺陷,面缺陷,实际半导 体材料：,杂质来源：,2.1 Si、Ge晶体中的杂质能级,1、替（代）位式杂质 间隙式杂质,原材料纯度不够；,工艺过程中引入玷污；,人为掺入杂质为改善半导体材料性能；,（1）Si、Ge都具有金刚石结构，一个晶胞内含有8个原子。,3,（2）若视晶体中的原子为

2、球体，且最近原子相切：,则66是空的,相邻两球的半径之和（直径）为立方体体对角线的1/4。,4,（3）杂质原子进入半导体中的存在方式：,位于格点原子间的间隙位置间隙式杂质（一般杂质原子较小）,取代格点原子而位于格点上替代式杂质（一般杂质原子大小与 被取代的晶格原子大小近似，且价电子壳层结构也较相似）,Si、Ge是族元素，、族元素在Si、Ge中是替位式杂质。,杂质浓度：单位体积中的杂质原子数，表示半导体晶体中杂质含量的多少，杂质浓度的单位为cm-3或/cm3 。,替位式杂质和间隙式杂质,5,2、施主杂质 施主能级,Si中掺 P,效果上形成,正电中心 P+ + 一个价电子,被正电中心P+束缚，位于

3、P+周围，此束缚远小于共价键束缚，很小的能量E 就可以使其挣脱束缚，形成“自由”电子，在晶格中运动（在导带）。,杂质电离：电子脱离杂质原子的束缚成为导电电子的过程。,杂质电离能：电子脱离杂质原子的束缚，成为导电电子所需的能量。 记作ED 。,ED的值, Eg,以Si中掺入族替位式杂质 P 为例,6,施主杂质或 N 型杂质：,族元素施放电子的过程施主电离；,族元素未电离时呈中性束缚态或中性态；,族元素电离后形成正电中心施主离化态；,一般情况下，杂质浓度较低,所以施主能级是一些相同能量的孤立能级，即不形成能带。,掺入施主杂质后，杂质电离导致电子增多，增强半导体的导电能力，主要依靠电子导电的半导体称

4、为N 型半导体,EDEcED,ED：施主杂质束缚电子的能量状态，称为施主能级。,动画：施主杂质,7,3、受主杂质 受主能级,Si中掺B,效果上形成,负电中心 B- + 一个空穴,被负电中心B-束缚，位于B-周围，此束缚远小于共价键束缚，很小的能量E 就可以使其挣脱束缚，形成价带导电空穴。,以Si中掺入族替位式杂质 B 为例,受主杂质或 P 型杂质：,空穴挣脱受主杂质束缚的过程受主电离；,受主杂质未电离时呈中性束缚态或中性态；,族元素电离后形成负电中心受主离化态；,使空穴挣脱受主杂质束缚成为导电空穴所需的能量 EA 受主杂质电离能；,8,EA：被受主杂质束缚的空穴的能量状态，称为受主能级。,EA

5、EAEV,掺入受主杂质后，价带导电空穴增多，增强了半导体的导电能力，将主要依靠空穴导电的半导体称为P 型半导体,总结：, 族元素（受主杂质）：在禁带中引入比 Ev 高EA 的受主能级 EA,束缚态（中性态）,离化态（向价带提供导电空穴，成为负电中心）,族元素（施主杂质）：在禁带中引入比 EC 低 ED 的施主能级 ED,束缚态（中性态）,离化态（向导带提供导电电子，成为正电中心）,动画：受主掺杂,9, 、族元素的杂质电离能（ EA 、 ED ）很小，即：受主能级 EA 距 EV 很近、施主能级 ED 距 EC 很近，故杂质能级称为浅能级，相应的杂质称为浅 能级杂质。,室温下（T300k），Si

6、、Ge中的 、族杂质几乎全部离化。 （浓度不高，一般全部离化）,4、浅能级杂质电离能的简单计算（氢原子模型估算）,氢原子基态电子电离能 E0=13.6ev； 硅、锗的相对介电常数为12 、 16 。,10,5、杂质的补偿作用,如果在半导体中既掺入施主杂质，又掺入受主杂质，施主杂质和受主杂质具有相互抵消的作用，称为杂质的补偿作用。,杂质补偿 T=0K, NDNA,1）对于杂质补偿的半导体，若NDNA： 在T=0K时，电子按顺序填充能量由低到高的各个能级，由于受主能级EA比施主能级ED低，电子将先填满受主能级EA，然后再填充施主能级ED，因此施主能级上的电子浓度为n0=ND-NA。,11,通常当温

7、度达到大约100K以上时，施主能级上的ND-NA个电子就全部被激发到导带，这时导带中的电子浓度n0=ND-NA，为n型半导体,杂质补偿 室温 NDNA,如果半导体中：NDNA，则n0=ND-NAND；称n0为有效施主浓度。,12,NAND，则p0NA-ND NA，称p0为有效受主浓度。,2) 对于杂质补偿的半导体，若NAND： 将呈现p型半导体的特性，价带空穴浓度p0=NA-ND,13,半导体器件和集成电路生产中就是利用杂质补偿作用，在n型Si外延层上的特定区域掺入比原先n型外延层浓度更高的受主杂质，通过杂质补偿作用就形成了p型区，而在n型区与p型区的交界处就形成了pn结。如果再次掺入比p型区

8、浓度更高的施主杂质，在二次补偿区域内p型半导体就再次转化为n型，从而形成双极型晶体管的n-p-n结构。,应用：晶体管制造过程中的杂质补偿,14,15,3） ：,高度补偿，杂质很多，性能很差。此时电阻率与本征半导体相同。,6、深能级杂质,（1）杂质能级深 非、族元素在Si、Ge禁带中产生的施主能级ED距导带底Ec较远，产生的受主能级EA距价带顶Ev较远，这种杂质能级称为深能级，对应的杂质称为深能级杂质。,实验表明：非、族元素掺入半导体，在Si、Ge中的禁带也产生能级，其特点：,动画：杂质补偿作用,16,（2）深能级杂质主要以替位式存在,（3）深能级杂质产生多次电离，每次电离对应一个能级，有的杂质

9、既引入施主能级又引入受主能级。,以Ge中掺Au为例：,Au在Ge中的能级,图中Ei表示禁带中线位置， Ei以上注明的是杂质能级距导带底Ec的距离， Ei以下标出的是杂质能级距价带顶Ev的距离。,17,解释： 中性Au0的一个价电子可以电离释放到导带，形成施主能级ED,其电离能为(Ec-ED)，从而成为带一个正电荷的单重电离施主离化态Au+。这个价电子因受共价键束缚，它的电离能仅略小于禁带宽度Eg，所以施主能级ED很接近Ev。 中性Au0为与周围四个Ge原子形成共价键，还可以依次由价带再接受三个电子，分别形成EA1，EA2，EA3三个受主能级。价带激发一个电子给Au0，使之成为单重电离受主离化态

10、Au-，电离能为EA1-Ev ；从价带再激发一个电子给Au-使之成为二重电离受主离化态，所需能量为EA2-Ev；从价带激发第三个电子给 使之成为三重电离受主离化态 ，所需能量为 EA3-Ev 。 由于电子间存在库仑斥力，EA3EA2EA1。,18,（4） 复合作用强,深能级杂质对半导体中载流子浓度和导电类型的影响不像浅能级杂质那样显著，其浓度通常也较低，主要起复合中心的作用。,19,2.2 -族化合物中的杂质能级,化合物半导体中目前研究比较多的是GaAs,GaAs具有闪锌矿结构：,Ga原子周围四个As原子包围,As 原子周围四个Ga原子包围,a,族元素,族元素,a,族元素,族元素,20,杂质原

11、子进入化合物半导体，其存在方式：,间隙式杂质,替位式杂质,周围可以是四个Ga原子,周围可以是四个As原子,可以取代族元素位于族元素格点上,可以取代族元素位于族元素格点上,一些实验结果：,（1）族元素通常是替位式杂质（替代族原子位于族原子格点上）。由于II族元素比III族元素少一个价电子，有获取一个电子完成共价键的倾向，表现为受主杂质，引入浅受主能级,（2）族元素通常取代族原子位于族原子格点上，也是替位式杂质。因为VI族元素比V族元素多一个价电子，表现为施主杂质，引入 施主能级,21,（3）族元素掺入-族化合物，出现两种情况：,取代族原子施主作用,当Si浓度较低时，取代 族元素（施主）,取代族原

12、子受主作用,掺入Si,当Si浓度较高时，取代 族元素（受主）,杂质补偿,有效杂质浓度下降，其结果为电子浓度饱和。,杂质的双性行为,（4）族元素和族元素掺入不是由其自身形成的-族化合物半导体时，实验测不到这些杂质的影响，在禁带中不引入能级。,等电子杂质: 某些III-V族化合物中掺入III、V族元素杂质时，杂质取代基质中的同族原子后，基本上仍呈电中性，由于它与被取代的原子共价半径和电负性有差别，能俘获某种载流子而成为带电中心，这个带电中心称为等电子陷阱。,22,（5）族元素在GaAs中引入受主能级。,（6）过渡元素在GaAs中引入深受主能级。,束缚激子： 等电子陷阱俘获载流子后成为带电中心，这一

13、中心由于库仑作用又能俘获另一种带电符号相反的载流子,等电子陷阱: 被等电子杂质取代的原子共价半径和电负性与化合物半导体中的III、V族元素有差别，能俘获某种载流子而成为带电中心，这个带电中心称为等电子陷阱。,23,1、点缺陷,弗仑克尔缺陷：一定温度下，格点原子在平衡位置附近振动，其中某些原子能够获得较大的热运动能量，克服周围原子化学键束缚而挤入晶体原子间的空隙位置，形成间隙原子，原先所处的位置相应成为空位。这种间隙原子和空位成对出现的缺陷称为弗仑克尔缺陷。,2.3 缺陷、位错能级,24,肖特基缺陷：由于原子挤入间隙位置需要较大的能量，所以常常是表面附近的原子A和B依靠热运动能量运动到外面新的一

14、层格点位置上，而A和B处的空位由晶体内部原子逐次填充，从而在晶体内部形成空位，而表面则产生新原子层，结果是晶体内部产生空位但没有间隙原子，这种缺陷称为肖特基缺陷。,肖特基缺陷和弗仑克尔缺陷统称点缺陷。 虽然这两种点缺陷同时存在，但由于在Si、Ge中形成间隙原子一般需要较大的能量，所以肖特基缺陷存在的可能性远比弗仑克尔缺陷大，因此Si、Ge中主要的点缺陷是空位。,25,化合物半导体GaAs中，如果成份偏离正常化学比，也会出现间隙原子和空位。如果Ga成份偏多会造成Ga间隙原子和As空位；As成份偏多会造成As间隙原子和Ga空位。 化学比偏离还可能形成所谓反结构缺陷，如GaAs晶体中As的成份偏多，

15、不仅形成Ga空位，而且As原子还可占据Ga空位，称为反结构缺陷。 此外高能粒子轰击半导体时，也会使原子脱离正常格点位置，形成间隙原子、空位以及空位聚积成的空位团等。,26,2、线缺陷-位错（一维缺陷）,半导体单晶制备和器件生产的许多步骤都在高温下进行，因而在晶体中会产生一定应力。,在应力作用下晶体的一部分原子相对于另一部分原子会沿着某一晶面发生移动，如图所示。这种相对移动称为滑移，产生滑移的晶面称为滑移面，滑移的方向称为滑移向。,27,实验表明滑移运动所需应力并不很大，因为参加滑移的所有原子并非整体同时进行相对移动，而是左端原子先发生移动推动相邻原子使其发生移动，然后再逐次推动右端的原子，最终

16、是上下两部分原子整体相对滑移了一个原子间距b，见图。,虽然在晶体两侧表面产生小台阶，但由于内部原子都相对移动了一个原子间距，因此晶体内部原子相互排列位置并没有发生畸变。,整体位错对半导体的影响：,28,在上述逐级滑移中会因为应力变小而使滑移中途中止，滑移的最前端原子面AEFD左侧原子都完成了一个原子间距的移动，而右侧原子都没有移动，其结果是好像有一个多余的半晶面AEFD插在晶体中。,在AD线周围晶格产生畸变，而距AD线较远处似乎没有影响，原子仍然规则排列，是一种发生在AD线附近的线缺陷，AD线称为位错线。 滑移方向BA与位错线AD垂直，称为棱位错。因为它有一个多余的半晶面AEFD像刀一样插入晶

17、体，也称刃形位错。,刃形位错（棱位错、边缘位错）,29,刃形位错对半导体的影响：,1）刃形位错产生了多余半晶面，在Si、Ge 晶体中位错线AD 上的每个原子周围只有三个原子与之构成共价键，还存在一个悬挂键，这些非饱和共价键可以接受或释放电子从而影响半导体器件的性能。 2）导致晶体中产生了应力。晶格中，上半部分接近位错处存 在压应力，下半部分接近位错存在张应力。,30,螺旋位错,螺旋位错的滑移是沿BC方向，而原子移动沿BA方向传递，位错线AD和滑移方向BC平行。与刃型位错不同的是，这时晶体中与位错线AD垂直的晶面族不再是一个个平行面，而是相互连接、延续不断并形成一个整体的螺旋面。,螺旋位错,31

18、,在点缺陷群形成之初，它们通常呈无序（或半有序）结构，随着群的演变，受能量方面的影响，有序的结构逐渐形成，这种有序结构通常呈现薄层或片状结构。 当大量的点缺陷（空位或额外原子）集结时，它们会沿着某平面向一个薄层内塌陷。这个薄层（或片）的边缘便形成边界位错线，或称为位错环。位错环通常呈圆形，因为相同面积下，圆形有最短的边长（这样便使总体的位错能量最低）。,螺旋位错的形成机理,32,应力的产生有多种原因，包括： （1）由于具体内温度的不均匀而引起晶格不同区域在膨胀上的差异； （2）晶体中局部区域的替代杂质的引入，这使晶体中掺杂和未掺杂区域之间产生应力（例如，如果杂质原子比硅原子小，象硼或磷，它们存在的区域便会受到压缩，如果杂质原子比硅原子大，又会使它们存在的区域膨胀）； （3）在一些沉积过程中引起的体内不协调而引发压应力； （4）晶体表面层的热膨胀系数诱发应力（例如VLSI硅片的局部氧化LOCOS）在隔离结构形成的过程中引发应力。,33,1）从能量的角度考虑，晶格的变型产生的位错会形成一个易于为杂质原子占据的晶格点。扩散的杂质原子容易被这种位错的晶格点吸收，因为这会使晶格在这点的变形变小，从而使晶格具有较低的自由能。 2）如果杂质原子比硅原子大，其占据的点的周围区域便存在压应力。反之，则