数电孙津平第8章.ppt

1、第 8 章数模转换和模数转换,8.1概述 8.2数/模转换器(DAC) 8.3模/数转换器(ADC),8.1概述控制过程原理方框图如图8.1所示。ADC和DAC是数字系统和模拟系统相互联系的桥梁， 是数字系统的重要组成部分。,图8.1计算机对生产过程进行实时控制原理示意图,8.2数/模转换器(DAC)8.2.1DAC的基本工作原理DAC用于将输入的二进制数字量转换为与该数字量成比例的电压或电流。 其组成框图如图8.2所示。 图中， 数据锁存器用来暂时存放输入的数字量， 这些数字量控制模拟电子开关， 将参考电压源UREF按位切换到电阻译码网络中变成加权电流， 然后经运放求和， 输出相应的模拟电压

2、， 完成D/A转换过程。,图8.2DAC方框图,DAC的类型有： 权电阻网络DAC、 T型电阻网络DAC、 倒T型电阻网络DAC等。 权电阻网络DAC电路结构简单， 但电阻网络中， 各电阻阻值以2n变化， 大小不一， 不易保证精度， 因此很少采用。 T型电阻网络DAC电路结构简单， 速度高， 电阻网络由R和2R两种阻值的电阻构成， 故精度较高。,8.2.2 倒T型电阻网络DAC如图8.3所示为一个四位倒T型电阻网络DAC（按同样结构可将它扩展到任意位），它由数据锁存器（图中未画）、 模拟电子开关（S）、 R-2R倒T型电阻网络、 运算放大器（A）和基准电压UREF组成。,图8.3 倒T型电阻网

3、络D/A转换器,模拟电子开关S3、S2、S1、S0分别受数据锁存器输出的数字信号D3、D2、D1、D0控制。 当某位数字信号为1时， 相应的模拟电子开关接至运算放大器的反相输入端（虚地）； 若为0则接同相输入端（接地）。 开关S3S0是在运算放大器求和点（虚地）与地之间转换， 因此不管数字信号D如何变化， 流过每条支路的电流始终不变， 从参考电压UR输入的总电流也是固定不变的。,图8.3所示电路从UREF向左看， 其等效电路如图8.4所示， 等效电阻为R， 因此总电流 I=UREF/R。,图8.4 倒T型电阻网络简化等效电路,流入每个2R电阻的电流从高位到低位依次为I/2、 I/4、 I/8、

4、 I/16， 流入运算放大器反相输入端的电流为,所以运算放大器的输出电压为,若RF=R, 则有,推广到n位DAC， 则有,例 1 如图8.3所示， 若UR=10 V， 求对应D3D2D1D0分别为1010、 0110和1100时输出电压值。 （对应D3D2D1D0为0110和1100时自行练习。)解 当D3D2D1D0=1010时，,8.2.3 DAC的主要技术指标1. 分辨率DAC的分辨率是说明DAC输出最小电压的能力。 它是指最小输出电压（对应的输入数字量仅最低位为1）与最大输出电压（对应的输入数字量各有效位全为1）之比： 式中, n表示输入数字量的位数。 可见， n越大， 分辨最小输出电

5、压的能力也越强。,例如， n=8, DAC的分辨率为,2. 转换精度 转换精度是指DAC实际输出模拟电压值与理论输出模拟电压值之差。 显然， 这个差值越小， 电路的转换精度越高。 3. 建立时间（转换速度） 建立时间是指DAC从输入数字信号开始到输出模拟电压或电流达到稳定值时所用的时间。,8.2.4 集成DAC举例根据DAC的位数、 速度不同， 集成电路可以有多种型号。 DAC0832是常用的集成DAC， 它是用CMOS工艺制成的双列直插式单片八位DAC， 可以直接与Z80、 8080、 8085、 MCS51等微处理器相连接。 其结构框图和管脚排列图如图8.5所示。,图8.5 集成DAC08

6、32 （a） 结构框图; （b） 管脚排列图,DAC0832由八位输入寄存器、 八位DAC寄存器和八位D/A转换器三大部分组成。 它有两个分别控制的数据寄存器， 可以实现两次缓冲， 所以使用时有较大的灵活性， 可根据需要接成不同的工作方式。 DAC0832中采用的是倒T型R-2R电阻网络， 无运算放大器， 是电流输出， 使用时需外接运算放大器。 芯片中已经设置了Rfb, 只要将9号管脚接到运算放大器输出端即可。,DAC0832芯片上各管脚的名称和功能说明如下： CS： 片选信号， 输入低电平有效。 ILE： 输入锁存允许信号， 输入高电平有效。 WR1： 输入数据选通信号， 输入低电平有效。

7、WR2： 数据传送选通信号， 输入低电平有效。 XFER： 数据传送控制信号， 输入低电平有效。 D0D7： 八位输入数据信号。,IOUT1： DAC输出电流1。 此输出信号一般作为运算放大器的一个差分输入信号（一般接反相端）。 IOUT2： DAC输出电流2。 它为运算放大器的另一个差分输入信号（一般接地）。 UREF： 参考电压输入。 一般UREF可在10 V到+10 V范围内选取。 VCC： 数字部分的电源输入端。 UCC可在+5 V到+15 V范围内选取。,DGND： 数字电路地。 AGND： 模拟电路地。 结合图8.5(a)可以看出转换器进行各项功能时， 对控制信号电平的要求如表8.

8、1所示。,DAC0832的使用有三种工作方式： 双缓冲器型、 单缓冲器型和直通型。 如图8.6所示。 双缓冲器型如图8.6(a)所示。 首先WR1接低电平， 将输入数据先锁存在输入寄存器中。 当需要D/A转换时，再将WR2接低电平， 将数据送入DAC寄存器中并进行转换， 工作方式为两级缓冲方式。,单缓冲器型如图8.6(b)所示。 DAC寄存器处于常通状态， 当需要D/A转换时， 将WR1接低电平， 使输入数据经输入寄存器直接存入DAC寄存器中并进行转换。 工作方式为单缓冲方式， 即通过控制一个寄存器的锁存， 达到使两个寄存器同时选通及锁存。 直通型如图8.6（c）所示。 两个寄存器都处于常通状

9、态， 输入数据直接经两寄存器到DAC进行转换， 故工作方式为直通型。,图 8.6 DAC0832的三种工作方式 (a) 双缓冲器型； (b) 单缓冲器型； (c) 直通型,8.3 模/数转换器(ADC)1. 取样和保持取样（又称抽样或采样）是将时间上连续变化的模拟信号转换为时间上离散的模拟信号，即转换为一系列等间隔的脉冲。 脉冲的幅值取决于输入模拟量, 其过程如图8.7所示。 图中, Ui为模拟输入信号， CP为取样信号， Uo为取样后输出信号。,图8.7 取样过程,取样电路实质上是一个受控开关。 在取样脉冲CP有效期内， 取样开关接通， 使Uo=Ui； 在其他时间(TS)内， 输出Uo=0。

10、 因此， 每经过一个取样周期， 在输出端便得到输入信号的一个取样值。,为了不失真地用取样后的输出信号Uo来表示输入模拟信号Ui， 取样频率fS必须满足fS2fmax（此式为取样定理）。 其中, fmax为输入信号Ui的上限频率（即最高次谐波分量的频率）。模拟信号经取样后输出一系列的断续脉冲。,取样脉冲宽度一般是很短暂的， 而ADC把取样信号转换成数字信号需要一定的时间， 这就需要将这个断续的脉冲信号保持一定时间以便进行转换。 如图8.8(a)所示是一种常见的取样保持电路， 它由取样开关、 保持电容和缓冲放大器组成。,图8.8 取样保持电路和输入输出波形 (a) 电路； (b) 输入输出波形,在

11、图8.8(a)中， 利用场效应管做模拟开关。 在取样脉冲CP到来的时间内， 开关接通，输入模拟信号Ui(t)向电容C充电， 当电容C的充电时间常数tC时， 电容C上的电压在时间内跟随Ui(t)变化。,取样脉冲结束后， 开关断开， 因电容的漏电很小且运算放大器的输入阻抗又很高， 所以电容C上电压可保持到下一个取样脉冲到来为止。 运算放大器构成跟随器，具有缓冲作用， 以减小负载对保持电容的影响。 在输入一连串取样脉冲后， 输出电压Uo(t) 波形如图8.8（b）所示。,2. 量化和编码输入的模拟信号经取样保持后， 得到的是阶梯形模拟信号。 阶梯幅度的变化也将会有无限个数值， 很难用数字量表示出来，

12、 因此必须将阶梯形模拟信号的幅度等分成n级， 每级规定一个基准电平值， 然后将阶梯电平分别归并到最邻近的基准电平上。 这种分级归并、近似取整的过程称为量化。,量化中的基准电平称为量化电平， 取样保持后未量化的电平Uo值与量化电平Uq值之差称为量化误差， 即=UoUq。 量化的方法一般有两种： 只舍不入法和有舍有入法（或称四舍五入法）。 用二进制数码来表示各个量化电平的过程称为编码。 图8.9表示了两种不同的量化编码方法。,图8.9 两种量化编码方法的比较,ADC可分为直接ADC和间接ADC两大类。 在直接ADC中， 输入模拟信号直接被转换成相应的数字信号， 如计数型ADC、 逐次逼近型ADC和

13、并行比较型ADC等， 其特点是工作速度高， 转换精度容易保证， 调准也比较方便。 而在间接ADC中， 输入模拟信号先被转换成某种中间变量（如时间、 频率等）， 然后再将中间变量转换为最后的数字量， 如单次积分型ADC、 双积分型ADC等， 其特点是工作速度较低， 但转换精度可以做得较高， 且抗干扰性强， 一般在测试仪表中用得较多。,8.3.2 逐次逼近型ADC逐次逼近型ADC的结构框图如图8.10所示， 包括四个部分： 比较器、 DAC、 逐次逼近寄存器和控制逻辑。,图8.10 逐次逼近型ADC方框图,逐次逼近型ADC是将大小不同的参考电压与输入模拟电压逐步进行比较， 比较结果以相应的二进制代

14、码表示。 转换前先将寄存器清零。 转换开始后， 控制逻辑将寄存器的最高位置为1， 使其输出为1000。 这个数码被D/A转换器转换成相应的模拟电压Uo, 送到比较器与输入Ui进行比较。,若UoUi， 说明寄存器输出数码过大， 故将最高位的1变成0， 同时将次高位置为1； 若UoUi, 说明寄存器输出数码还不够大， 则应将这一位的1保留， 依次类推将下一位置1进行比较， 直到最低位为止。 比较结束， 寄存器中的状态就是转化后的数字输出， 此比较过程与用天平称量一个物体重量时的操作一样， 只不过使用的砝码重量依次减半。,例 2 一个四位逐次逼近型ADC电路， 输入满量程电压为 5 V， 现加入的模

15、拟电压Ui=4.58 V。 求： （1） ADC输出的数字是多少？（2） 误差是多少？,解 （1） 第一步： 使寄存器的状态为1000， 送入DAC, 由DAC转换为输出模拟电压,因为UoUi, 所以寄存器最高位的1保留。,第二步： 寄存器的状态为1100， 由DAC转换输出的电压,因为UoUi, 所以寄存器次高位的1也保留。,第三步： 寄存器的状态为1110， 由DAC转换输出的电压,因为UoUi, 所以寄存器第三位的1也保留。,第四步： 寄存器的状态为1111， 由DAC转换输出的电压,因为UoUi， 所以寄存器最低位的1去掉， 只能为0。 所以， ADC输出数字量为1110。,(2) 转

16、换误差为4.584.38 =0.2 V 逐次逼近型ADC的数码位数越多， 转换结果越精确， 但转换时间也越长。 这种电路完成一次转换所需时间为(n+2)TCP。 式中， n为ADC的位数， TCP为时钟脉冲周期。,8.3.3 双积分型ADC双积分型ADC的原理图如图8.11所示。 它由积分器、 检零比较器、 时钟控制门和计数器等部分组成。,图8.11 双积分ADC型原理图,转换过程开始时， 所有触发器被清零。 由于触发器Fn输出Qn=0， 使开关S打到A点接输入电压+Ui， 积分器从原始状态0 V开始对Ui进行积分。其输出电压Uo如式(8.1)所示。,Uo以正比于Ui的斜率线性下降。,由于Uo

17、0， 检零比较器输出UC=1， 计数控制门G被打开， n位二进制计数器开始计数， 一直到t=T1=2nTCP(TCP为时钟周期)时， n级计数器被计满溢出， 触发器Fn1F1F0状态回到000， 而Fn由0翻转为1。 由于Qn=1, 开关由A点转向B， 即将UR送积分器进行积分。 设到达T1时积分器的输出电压为UP, 则根据式(8.1)可求得式(8.2)。,(8.2),S转至B点后， 积分器开始对基准电压UR进行积分。 积分器的输出为,(8.3),只要Uo0， UC就为1， 门G必然打开， 计数器从0开始第二次计数， 一直计到t=T1+T2时， Uo0为止。,这时， UC=0。 门G关闭， 计

18、数器停止计数。 假设T2区间内计数器记录了N个脉冲, 则有T2=NTCP(8.4) 由式(8.3)， 求可得,(8.5),所以,(8.5),由式(8.5)可见， 计数器记录的脉冲数N与输入电压Ui 成正比， 从计数器输出就得到了转换结果， 实现了A/D转换。 图8.12为双积分ADC各处的工作波形图。,图8.12 双积分ADC各处波形图,8.3.4 ADC的主要技术指标1. 分辨率ADC的分辨率指A/D转换器对输入模拟信号的分辨能力。 常以输出二进制码的位数n来表示。 式中， FSR是输入的满量程模拟电压。,2. 转换速度转换速度是指完成一次A/D转换所需的时间。 转换时间是从接到模拟信号开始

19、， 到输出端得到稳定的数字信号所经历的时间。 转换时间越短， 说明转换速度越高。 双积分型ADC的转换速度最慢需几百毫秒左右； 逐次逼近型ADC的转换速度较快， 需几十微秒； 并联型ADC的转换速度最快， 仅需几十纳秒时间。,3. 相对精度在理想情况下， 所有的转换点应在一条直线上。 相对精度是指实际的各个转换点偏离理想特性的误差， 一般用最低有效位来表示。 此外， 还有一些参数， 如： 输入模拟电压范围及输入电阻、 输出数字信号的逻辑电平及带负载能力、 温度系数、 电源抑制、 电源功率消耗等。,8.3.5 集成ADC举例集成ADC品种很多， ADC0809是常见的集成ADC。 它是采用CMOS工艺制成的八位八通道单片A/D转换器， 采用逐次逼近型ADC， 适用于分辨率较高而转换速度适中的场合。