第2章硬件结构.ppt

1、第二章： TMS320C54x硬件配置2.1 TMS320C54x硬件配置框图2.2总线配置2.3中央处理单元(CPU) 2.4内存和I/O空间2.5中断系统2.6芯片上外置， 2.1 TMS320C54x硬件配置方框图1. TMS320C54x内部配置(三个大块) (1)包括CPU :算术逻辑运算单元(ALU )、乘法器、累加器、移位寄存器、各种专用寄存器、地址生成器和内部总线。 (2)存储器系统：包括片上程序ROM、片上单访问数据RAM、双访问数据RAM和外置存储器接口。 (3)芯片上外围设备和专用硬件电路：包括芯片上计时器、各种串行端口、主接口、芯片上锁相环(PLL )、时钟发生器以及各

2、种控制电路。2. TMS320C54x的主要特性C54x是低功耗、高性能定点DSP芯片(1)CPU部分的高级多总线结构(一条程序总线、三条数据总线和四条地址总线)。 40位算术逻辑运算单元(ALU )包括一个40位移位寄存器，以及两个独立的40位累加器。 17位残奥电平乘法器与40位专用加法器相连，用于非流水线式单周期乘法/累积(MAC )运算。 (1)CPU部分(继续)比较、选择、存储单元(CSSU ) :用于加法/比较的选择。 指数编码器：可在1个周期内修正40位累加器的数值指数。 2地址生成器：包括8个辅助寄存器和2个辅助寄存器的算术运算单元(ARAU )。 (2)存储器系统192 K字

3、可寻址存储空间： 64 K字程序存储空间、64 K字数据存储空间和64 K字I/O空间可以针对C548、C549、C5402、C5410、C5416等将程序空间扩展到8M 片上双地址RAM(DARAM )。 C54x的DARAM被分成几个块。 每个机器周期，CPU可以对同一个DARAM块进行两次地址(访问)。 也就是说，CPU可以在同一机器周期内对同一DARAM块进行一次读取和写入。 DARAM可以映射到程序空间和数据空间。 但是，DARAM始终映射到数据空间并存储数据。 片上单地址RAM(SARAM )。 例如，C548、C5402、C5416等。 (3)片上外围设备软件可编程等待状态发生器

4、。 可编程分区转换逻辑电路。 片上锁相环(PLL )和时钟发生器。 可编程串行接口(4种)可编程计时器16位(12个) 8位或16位主机接口(HPI )。 多种省电模式：软件控制芯片外总线、CLKOUT、设备电压等。 (4)指令系统单指令重复和块指令重复操作。 用于程序和数据管理的块内存传输指令。 32位长操作数指令。 同时导入两个或三个操作数的命令。 可以并行存储和并行加载的算术指令。 条件存储命令。 从中断开始快速关门的指令。 2.2总线结构TMS320C54X总线结构是通过围绕8组16位总线而构建的。 一组程序总线PB :传送来自程序存储器的指令代码和独立件数的3组数据总线(CB、DB

5、) :传送从数据存储器读取的操作数(EB ) :传送写入数据存储器的数据的4组地址总线(PAB、CAB、) :传送执行指令所需地址的2.3中央处理单元(CPU) C54X的CPU由运算部、控制部、各种寄存器构成。 1 . CPU状态和控制寄存器C54x DSP包括(1)状态寄存器0(ST0)； (2)状态寄存器1(ST1): (3)处理器工作模式状态寄存器(PMST )。 ST0和ST1包含各种动作条件和动作方式的状态，PMST包含内存的设置状态和其他控制信息。 (1)状态发送机(ST0 )功能：反映寻址请求和修正中的状态的ST0的构成图：意思： ARP辅助寄存器指针TC测试/控制标志位c进位

6、。 OVA /OVB累加器A/B的溢出标志位DP数据存储器页面指针，(2)状态寄存器(ST1)功能：地址请求的反映，初始状态的纠正运算，I/O终端控制，含义： BRAF块重复操作标志位。 CPL直接地址编辑方式位XF XF引脚状态位。HM保持方式位INTM中断方式位。 OVM溢出方式比特SXM编码比特扩展方式比特。 C16双16位/双精度算术运算方式位FRCT小数方式位。 CMPT校正方式位ASM累加器移位方式位，(3)动作方式寄存器功能：设定控制处理器的动作方式，反映处理器的动作状态的含义： IPTR中断矢量指针。 微处理器/微机动作模式位OVLY RAM重复占位符。 AVIS地址可见位，2

7、 .运算手段(6个) (1)算术逻辑单元(ALU )功能： C54X使用40位的ALU和2个40位累加器(a，b )完成二进制补充代码的算术运算。 同时完成两个16位运算(具有两个16位ALU )的配置： ALU配置框图如下图、ALU配置框图、(2)累加器功能：存储参与运算的数据或存储运算结果(ALU或MAC )配置：三个部分(保护位的作用) 桶形移位器功能：输入数据可向左移位0 31位和向右移位0 16位的移位数可以由一个即时数(-1615 )表示。 状态寄存器ST1的累加器移位方法(ASM )位表示，其校正量为5位，而移位量为-1615。 t寄存器中最低6位的数值(移位数为-1631 )表

8、示。 用途：桶形移位器和指数解码器，例如位提取、数字定标、扩展算术和溢出保护，可以将A/B值在一个周期中规范化。 (4)乘法/加法单元的构成： 1717位乘法器、40位加法器、符号控制、小数控制、零检测器、舍入器、溢出/饱和逻辑、堆栈功能： 1指令周期完成1717位的二进制补充运算的用途：卷积、相关、过滤比较、选择、存储单元功能：从累加器(32bit )中选择大字(16bit )保存到数据m的用途：在数据通信、模式识别等领域中，经常使用维特比(viterbi )算法。 C54x DSP的CPU比较、选择、存储单元(CSSU )是对Viterbi算法进行专用的加/比较/选择(ACS )运算的硬件

9、单元。 (6)指数编码器结构：完成EXP单周期指令的专用硬件功能：能够将累加器内的指数值作为二进制补充代码存储在t中的指数值的含义：为了删除累加器中无效的符号位而需要移动的位数修正运算：累加器的冗馀位数-8 超过32位，该操作生成负值的用途：累加器内容的正规化，3 .特殊功能寄存器(P41) (1)第一类(26个)功能：主要用于程序的运算处理和地址方式的选择和设定的含义：辅助寄存器ar0- ar7:生成16位数据空间栈TREG :乘法(加法)指令是乘法，存储EXP指令结果的转移寄存器TRN (状态转移寄存器):用于获得新的度量值存储中间结果的维特比(用于将转移路径记录到维特比算法)； 堆栈指针

10、寄存器SP :向下生长，表示堆栈位于数据m的位置， 缓冲器大小寄存器BK :用循环地址决定缓冲器内的数据的大小的块循环寄存器BRC :决定1个代码循环的次数的块循环的开头地址RSA :循环的开头地址块循环的结束地址REA :循环的结束地址表示失真源的状态中断掩码寄存器IMR :独立的掩码特定的中断其他：累加器a、b、方式控制R:PMST、状态R:ST0/ST1等。 (2)第二类(17个)功能：用于控制芯片上外围设备(例如，串行端口、计时器、设备循环设置等)的串行控制：缓冲器串行端口、ABU发送/接收地址：计时器：以及其他DSP，基本上没有上述特殊功能SFR功能的理解度与修正后的程序的品质(运行

11、速度、运算精度、代码效率、可靠性等)直接相关，学习DSP硬件构成，大大掌握SFR的正确使用。 在本章中，首先把握ST0ST 1； PMST、2.4存储器和I/O空间C54x的总存储器空间是192K字存储器的结构(被分成3个可选择的存储器空间):、C54x片内有随机存储器()在RAM中，存在单地址RAM(SARAM )和双存储器C54x芯片内有26个映射到数据存储空间的CPU寄存器和外围电路寄存器。 C54结构上的并行性和片RAM中的双地址能力使得能够在任何给定的机器周期内同时执行四次存储器操作，即读取一次、读取两个操作数以及写入一个操作数。 内存空间的分配为C54x，片上内存的形式有DARAM

12、、SARAM、rom三种，取决于芯片的型号。 RAM始终位于数据存储空间中，但是可以配置程序存储空间，或者ROM通常配置程序存储空间，或者部分位于数据存储空间中。C54x是PMST的三个状态位(PMST ) 图C5402是数据和程序的存储区域图，其例示出了MP/、OVLY和DROM 3的三个状态位之间的关系。 1)DSP的动作模式控制寄存器中的OVLY(D5)位控制00003FFFH存储器空间的片上/片下分配； (2)在DSP的操作模式控制寄存器中的MP/MC(D6 )位控制单元4000FFFFH存储器空间的片上/片下分配。 (3)TMS320C5402的23条程序地址线可将外部程序存储器扩展

13、到1M字。 共16页，每页64k字。 在许多C54x DSP程序内存中，外部程序内存可以查找64 K字的内存空间。 这些片上ROM、双地址DARAM和单地址SARAM可以通过软件映像到程序空间中。 在程序空间中映像存储单元后，处理器可以自动检索它们的地址范围。 如果程序地址生成器(PAGEN )发出的地址在片上存储器地址范围之外，则处理器可自动地在外部检索地址。 (1)程序存储器-芯片上程序存储器芯片上存储器是否是程序存储器，依赖于由软件进行的PMST的状态位MP/MC和OVLY的编程。 表27。 为了提高TMS320C54X芯片内ROM容量范围2K48K字处理器的性能，可以将片内ROM进一步

14、细分为多个块，在片内ROM的一个块内取得指状物，同时在另一个块读取数据图2.14。 芯片内高度2 K字ROM中的内容是由TI公司定义的，是包含在该2 K字程序空间(F800hFFFFh )中的内容。 如图2.15所示。 引导装载程序。 (引导加载器从串行端口、外部内存和I/接口引导程序加载HPI。 256字a律压扩散表。 256字律压扩散表。 256字正弦函数值查找表。 中断向量表。 引导加载程序可以将用户代码调用到程序内存中的任意位置。 MP/MC硬复位时=0，CPU从FF80H单元(通常保存迁移指令引导加载程序)执行。 BOOTLOADER指出，在与硬体产品进行系统设定修订时，使用者程式通

15、常会储存在未遗失的储存装置中。 这些未丢失的存储器的访问速度慢，一般不能作为程序存储器直接使用，需要在接通电源时引导到CPU的高速存储器，该进程称为Bootloader。 VC54xx系列DSP的片上ROM包含引导程序，在DSP上电复位时，可以轻松地将用户的应用程序从外部存储器设备加载到DSP的片上内存和高速片外内存中。 (2)程序存储器-芯片外程序存储器最多可以扩展到1M，分为015页(16*64K )、20位的地址线，共16位的地址线(C5402是20位的地址总线。 为了用软件切换程序内存的页，影响XPC值的命令有6个。3 .数据存储器(1)芯片上数据存储器C54X芯片上数据存储器容量范围

16、10K200K字节组成：芯片上ROM、DARAM、SARAM (表28 )空间分配：、或分块后，用户可以在同一周期内从同一DARAM中检索两个操作数，并将数据写入另一个DARAM。 图2.18、(2)芯片外数据存储器TMS320C54X芯片外数据存储器容量范围为最大48kcpu的地址自动寻址，4I/O空间C54X设备除程序和数据存储空间外，还提供64K字的I/O空间， 位于设备外部：访问具有两个指令来访问此空间的I/O空间是对I/O映射的外部设备的访问，而不是对内存的访问。 所有C54x DSP都只有两个通用I/O，即XF。 为了访问更多的通用I/O，可以将主机通信残奥层接口和同步串行接口配置为通用I/O。 中断系统2.5.1中断系统概要中断： CPU结束正在运行的程序，运行请求中断的内部或外部中断服务程序，处理完成后返回已结束的源程序继续运行。