ADC0809外围接口电路ppt课件.ppt

1、作业背景、目的、意义、1。挑战背景、目的和意义牙齿挑战基于FPGA技术，使用Verilog作为描述语言，QuartusII作为模拟平台，设计ADC0809介面电路逻辑。牙齿逻辑电路内置于FPGA中，并与ADC0809互连。通过FPGA控制模数转换芯片，将进入ADC0809的模拟信号显示转换为数字信号和输出显示。1，设计理念，1。了解ADC0809筹码内部结构和销的工作原理。2.根据筹码销的工作原理，设置ADC0809介面电路接口的工作方式。根据接脚的工作方式，设定程式码的一般框架。3.以筹码工作程序结束ADC0809介面电路采样控制过程。4.验证检查。2，ADC0809筹码概述，ADC0809

2、是CMOS上的8位A/D转换器，具有8路模拟开关，可通过转换器控制8个模拟之一。ADC0809的精度为8位，转换时间约为100s，具有锁定控制的8向开关，输出具有三态缓冲控制，单个5V电源供电等。3，ADC0809的内部结构，右图显示了ADC0809芯片的内部结构。如图所示，多路复用可以选择8个模拟通道，允许8路模拟分时输入，共享A/D转换器以进行转换。这是一种经济实惠的多路复用数据采集方法。完成地址锁定和解码电路A、B、C三个地址位锁定和解码，用于信道选择的翻译输出，转换结果通过三状态输出锁定装置存储和输出。4，ADC0809筹码针脚的工作方式，(1)模拟信号输入IN0IN7: IN0-IN

3、7是8向模拟电压输入线。(2)地址输入和控制线：地址输入和控制线共4条，其中ADDA、ADDB和ADDC为地址输入线，在IN0-IN7中，为比较器中的A/D转换选择模拟电压。允许ALE地址锁定输入行，高级有效。ALE线为高电平时，ADDA、ADDB和ADDC三个地址联机地址信号被锁定。(3)数字输出和控制线(11条):START是“启动脉冲”输入线，上升沿0，下降沿ADC0809运行。EOC是转换结束输出行。牙齿行表示AD转换已结束，并锁定到数字杨怡“3状态输出锁定器”。D0-D7是数字输出线，D7是最高位。ENABLE是“允许输出”线，可以输出从高电平D0-D7端号转换的数字量。(4)电源线

4、和其他(5):时钟是连续比较锁定0809所需的时钟输入线，通常为640kHz时钟脉冲。Vcc是5V电源输入线，GND是接地线。VREF和-VREF是提供电阻网络标准电压的参考电压输入线。VREF经常连接到VDD，-VREF经常接地。5，ADC0809筹码工作流程：(1)当发送到模拟杨怡输入通道INi时，CPU将标识该通道编码的3位数地址信号通过数据线或地址行输入到ADDC、ADDB、ADDA针脚中。(2)地址锁定允许ALE锁定牙齿三位地址信号，启动命令START启动A/D转换。(3)开始转换：EOC低水平；结束转换：EOC变更为较高层次。EOC可以用作中断请求信号。(4)转换结束后，执行IN命

5、令在允许输出的EN脚形成正脉冲，打开三态缓冲器，将转换结果输入D70，完成A/D转换。6，确定ADC0809介面电路销的工作原理，根据ADC0809筹码销的工作原理，可以引入ADC0809介面电路销的工作原理。确定ADC0809介面电路针脚是输入针脚还是输出针脚。了解芯片的针脚工作原理后，请参阅ADC0809介面电路原理图，7，FPGA和ADC0809介面电路原理图，8，ADC0809筹码针脚中：模拟信号输入IN0IN7，模拟电路输入模拟信号；4条电源线：VREF和-VREF是提供电阻网络标准电压的参考电压输入线。VREF经常连接到VDD，-VREF经常接地。上述端口根据需要直接连接。、9、A

6、DC0809和FPGA介面电路设计，FPGA_IO18接收ADC0809 8位数据。FPGA_IO9接收ADC0809转换结束信号EOCFPGA_IO1012提供3位地址选择通信号(ADD-AC)，该编号为ADC0809提供8路模拟信号交换机。需要外部输入地址信号。FPGA_IO13向ADC0809提供地址锁定控制信号。ALE:高平市向地址锁发送3个地址信号，通过解码器接收地址输出，选择相应的模拟输入通道。下一页，10 10，FPGA_IO14提供ADC0809的输出。控制信号ENABLE:当电平从低到高时，打开输出锁，将转换结果的数字发送到数据总线上方。FPGA_IO15为ADC0809提供

7、启动控制信号START。A/D在正脉冲后开始转换。11，FPGA_IO16为ADC0809提供时钟信号锁定，ADC0809需要外部10KHz1290Hz的时钟信号，没有内部时钟。其中，FPGA的系统时钟(50MHz)通过256次拆分为CLK1(左侧是输入端右侧是输出端)。确认周围介面电路端口的输入和输出后，描述ADC0809采样控制节目电路符号，13。因为知道ADC0809芯片的工作过程，所以可以引导和确认ADC0809介面电路采样控制过程。14，当传递到模拟杨怡输入(例如IN-0或IN-1)时，被选择为3位地址信号，地址信号(ADDC、ADDB、ADDA)被ALE锁定。START是切换开始信

8、号，正脉冲后，A/D开始转换后，EOC是切换状态信号，当转换开始约100s时，EOC产生负脉冲，表示转换结束。EOC上升后的输出使信号ENABLE高电平，控制三态缓冲打开，在Q (7，0)上输出转换的8位数据。在牙齿点ADC0809转换结束后，描述了状态控制过程，该过程根据ADC0809介面电路采样控制过程、15、ADC0809中的工作时间序列图表、16，17、ADC0809采样控制状态图表、采样计时，将状态切换关系描述为状态切换关系，如左图所示。18，按照Quartus软件验证、软件验证步骤，将代码验证Verilog HDL文件生成为符号生成符号图。与先前预测的控制电路符号一样，19通过Quartus软件验证，按照软件验证阶段验证代码。在向量波形文件中，输入量的波形如图20所示，生成模拟网络表，选择模拟模式，然后单击“开始”按钮开始模拟。模拟完成后，您可以按一下报告按钮以检视模拟结果。在输出端口上，D70的输入波形为000000001。21，输出端q70的输出波形为00000000