集成电路版图设计基础---验证verification.ppt

1、集成电路版图设计基础 basics of IC layout design,school of phye,basics of ic layout design,2,第十二章 验证 verification,设计规则检查 design rule check 版图与电路图的对照 layout versus schematic,school of phye,basics of ic layout design,3,软件检查 checking software,设计规则，可能几千条。 芯片制造周期需要812周，一个圆片价值数千美元。 DRC检查所布置的一切。通常会把一大堆检查出的错误标记放回到版图中。

2、 改正DRC错误是一个反复的过程。,school of phye,basics of ic layout design,4,软件检查 checking software,首先告诉LVS程序哪些工艺层组合生成一个晶体管，哪些组合生成电阻、电容等。然后LVS程序巡查版图找出相关器件。后提取出并与电路图进行比较。 LVS工具不仅能检查部件和布线，而且还能确认它们的值是否正确。 LVS也是一个需要反复的过程。 在改正LVS问题时可能又引入一些DRC方面的错误，所以可能在不断地交替反复进行DRC和LVS检查。,school of phye,basics of ic layout design,5,DRC

3、,DRC和LVS程序开始都采用同一套基本操作来寻找版图中的电路单元。 这是通过含有“布尔算子”的一系列指令行完成。 此后，DRC和LVS分别完成各自不同的任务。,school of phye,basics of ic layout design,6,DRC,布尔指令行 AND功能,A,B,AND,school of phye,basics of ic layout design,7,DRC,布尔指令行 AND功能 可以把“A AND B”这一信息保存在一个临时的工艺层中或就把它放在存储器中。,A,B,A AND B,overlap,school of phye,basics of ic lay

4、out design,8,DRC,布尔指令行 AND功能 poly在active上面，就有一个晶体管。 再与Nwell”AND”，就找到了PMOS。 它只是包含所有PMOS晶体管位置的文件，当完成我们的检查程序后，就可以丢弃TMP1和TMP2了。 DRC控制文件要做许多类似的前期工作。 TMP1 = POLY AND ACTIVE TMP2 = TMP1 AND NWELL,school of phye,basics of ic layout design,9,DRC,布尔指令行 AND功能,poly AND active,active,poly,school of phye,basics o

5、f ic layout design,10,DRC,布尔指令行 OR功能,A,B,AND,A OR B,school of phye,basics of ic layout design,11,DRC,布尔指令行 NOT功能 其实是“AND NOT”功能。 A NOT B A AND NOT B,A,B,A NOT B,school of phye,basics of ic layout design,12,DRC,doped,RES,RES AND NOT doped,school of phye,basics of ic layout design,13,DRC,poly,poly,pol

6、y AND NOT P+,poly AND P+,poly,poly,school of phye,basics of ic layout design,14,DRC,“A NOT B” 和 “B NOT A” 将得到完全不同的结果。,A NOT B,B NOT A,school of phye,basics of ic layout design,15,DRC,规则检查指令行 找到了包含这些器件的工艺层，就可以进行一些规则的检查工作了。 第一项检查是一项“外部”检查。软件认为“external”是一条预先设定的指令。 DISPLAY CHECK1 = EXTERNAL M1 = 2um DI

7、SPLAY CHECK2 = WIDTH M1 2um,school of phye,basics of ic layout design,16,DRC,规则检查指令行 TMP1 = POLY AND ACTIVE TMP2 = TMP1 AND NWELL TMP3 = TMP2 OR PPLUS TMP4 = A NOT B R_NOT_DOPED = RES AND NOT_DOPED TMP5 = POLY NOT PPLUS DISPLAY CHECK1 = EXTERNAL M1 = 2um DISPLAY CHECK2 = WIDTH M1 2um DISPLAY CHECK3

8、= WIDTH TMP5 6um,school of phye,basics of ic layout design,17,DRC,规则检查指令行 由布尔操作定义的临时工艺层的代码行与这些规则指令在同一个DRC文件中。 首先定义临时工艺层，随后跟着规则检查指令行。 一般这些指令行都写成文本文件。软件一个接一个地顺次运行每一个操作。 这一规则控制文件可以非常大。通常的做法是把这个文件分成几部分。,school of phye,basics of ic layout design,18,LVS,LVS不像DRC那样直接，LVS扩展了设计规则检查软件，它实际能够生成真正的部件和电路。 LVS过程的第

9、一步是从版图中提取出器件的信息。或者称之为“连接关系提取（connectivity extraction）”。 有些LVS版本可能会给出一个显示出它找到的器件的版图，有些版本可能给出一个网表。 LVS过程的第二步是比较。比较版图中提取的网表和电路图产生的网表。,school of phye,basics of ic layout design,19,LVS,网表： 一个典型的SPICE网表，一个提取后输出的实例。 R1 A B 10K PPLUS Q1 A D E F NPN A=5 C1 E J 5P MOSCAP,D,J,Q1,E,A,R1,B,C1,F,school of phye,ba

10、sics of ic layout design,20,LVS,解决问题的方法：1.检查器件的数目,school of phye,basics of ic layout design,21,LVS,解决问题的方法：2.检查器件的类型,school of phye,basics of ic layout design,22,LVS,解决问题的方法：3.检查节点的数目 检查节点的数目可以看出是否有开路或者短路。,3,5,2,4,1,3,5,2,4,1,6,5,2,4,1,school of phye,basics of ic layout design,23,LVS,解决问题的方法：4.解决复杂的

11、节点问题（电源） 大多数LVS程序除了 告诉节点数之外，还会告诉它在每一个具体节点上找到的部件数目。 最好是先检查正电源和负电源开始。确保正确的电路在正确的电源线上。这是在处理其他LVS节点问题前要搞清楚的最主要问题。 人们常犯的另一个大错误是把电源线和地线接反了。,school of phye,basics of ic layout design,24,LVS,解决问题的方法：4.解决复杂的节点问题（电源）,VCC1,VCC2,VCC1,VCC2,school of phye,basics of ic layout design,25,LVS,解决问题的方法：4.解决复杂的节点问题（冠名）

12、除了电源节点外，要特别注意的是冠名节点，然后再查其他节点。 因为知道冠名节点在什么地方。特别是较小的冠名节点容易跟踪。 先查input2节点，因为它小得多，找错也容易得多。,school of phye,basics of ic layout design,26,LVS,解决问题的方法：5.不要相信电路设计者 经验之谈：问问有无未告知的电路改动。 在有些公司规定改动前填写工程变更表格，签字并经变更要求审查委员会批准等手续才能修改电路图。 解决问题的方法：.检查可能发生的张冠李戴 有两种可能造成张冠李戴，即或者是线接反了，或者是符号标反了。（图10-20/21/22）,school of phye,basics of ic layout design,27,LVS,解决问题的方法：7.检查最高层有无短路 如果在一个LVS没有问题的模块内部出现了LVS问题，那可能是有一条最高层次上的导线短路了这部分版图。 解决问题的方法：8.检查有无不可见的隐形问题 这个电路图看上去既对称又规矩。但实际上是最左面的引线次序错了。如果是复杂的大电路图，可能会花很长的时间意识到这个问题。（P228 图10-23）,school of phye,basics of ic layout design,28,LVS,解决问