My微机原理9.1~(存储器).ppt

1、第五章内存和内存子系统的接口，第9.1次，微型计算机构成，内存是计算机的重要组成部分， 作为用于保存程序和数据的硬件装置的5.1内存概要5.2半导体静态内存5.3动态RAM内存5.4内存的接口设定修正(重点)5.5高速缓存内存(了解)5.6虚拟内存(了解)、 5.1.1内存性能指标5.1.2内存分类5.1.3内存基本结构5.1内存概述5.1内存性能指标计算机内存性能指标较多，如内存容量、存取速度、可靠性、性价比、 体积和功耗等.1.内存容量内存能够存储的信息的字节数或位数：内存容量=内存字数(内存单元数)内存字长、5.1.1存储的性能指标、2存取速度存储的存取速度为“存取时间”、“存储器单元数

2、” “访问时间”(Access Time) TA CPU发出有效的内存地址以开始内存读取/写入操作，从内存接收读取/写入命令到信息读取或写入完成的时间。 取决于存储介质的物理特性和寻址部件的结构。 5.1.1存储性能指标，存储周期TM连续两次启动独立存储操作所需的最小时间间隔。 由于自从读取/写入完成以来需要恢复存储器的时间(刷新或重写)，因此通常存储器的存储器周期大于存储器的存取时间(TMTA )且CPU在小于存储器周期的时间内连续两次禁用存储器存取、5.1存储器概要、数据传输率总线宽度W BM总线宽度W/TM 3体积和功耗4可靠性MTBF、5.1存储器概要、5.1.2存储器的分类、从不同的

3、角度来看存储器有不同的分类方式：1.按存储元件材料分类：半导体存储器(双极性)。 2 .操作时通过与CPU取得联系，能够分为：主存储器(存储器)、子存储器(外部存储器)。主存储器能够直接与CPU交换信息，以存储器为单位读写数据。 速度很快.子内存不能直接与CPU交换信息的速度很慢.3. RWM vs ROM 4.易失性vs非易失性5. RAM SAM DAM 6.残奥定级vs串行7 .地址地址vs内容地址8 .静态vs动态半导体内存分类、半导体内存、EEPROM、动态RAM DRAM、静态RAM SRAM、可读写内存RAM、只读内存ROM、Volatile memory、非Volatile m

4、emory、5.1.3内存1组存储器字长存储器单元2的地址解码单元MAR地址线数n和存储器单元数n的关系是n=log2N 3读写电路读写电路读写控制电路MDR， 5.1.4按顺序执行大部分指令，指令地址是存储器系统的分层结构，即程序以短时间间隔访问的存储器地址大大集中于存储器地址空间的现象，因为指令地址是连续的，所以对这些地址的访问往往在时间上集中分布对数据的访问也集中在一定范围内。 本地原理：软件配置修改的复用和循环的使用大大增加了在程序运行期间执行的指令和指令的操作数地址被反复使用的概率。 在某个时间内频繁访问某个局部的存储器地址，不怎么访问那个范围外的地址的现象是程序的局部原理。(pri

5、nciple of locality )、本地原理、本地原理等具体表示：程序，是在执行时大部分依次被执行的指令，至少部分是过渡和过程调用指令。 过程调用的嵌套深度通常小于或等于5，因此运行范围不得超过一组嵌套过程。 在程序中存在相当多的环路结构，它们以少量的指令组成，被多次执行。 在程序中，存在相当多的排列操作等对一定数据结构的操作，经常被限定在狭小的范围内。 存储器，数据总线DB，控制总线CB，地址总线AB，数据总线DB，控制总线CB，地址总线AB容量小的一方速度快，C A C H E仅单独使用相同类型的存储器，容量大，速度发挥不同类型的存储的优点，并合理地组织它们以避免它们的弱点，这成为存

6、储系统层次的概念。速度、容量、成本的统一，*主存储层：通过硬件和软件的结合，使主存储和存储一体化，形成主存储结构。 解决容量和成本之间的矛盾。 *Cache主存储层：在主存储和CPU之间设置高速缓存，配置Cache主存储层，Cache可以通过硬件实现，以满足CPU的要求。 解决速度与成本之间的矛盾、价格、容量、速度、存取频率，386486以上的微机配备三级记忆体结构(286以下仅限二级：记忆体，外部记忆体):快取记忆体(CACHE )、主记忆体、辅助记忆体。 CPU可以直接访问缓存和主内存，无法直接访问辅助内存，通过接口电路。 高速缓存CACHE由SRAM构成(主存储由DRAM构成)、L1 L

7、2多级高速缓存、命令CACHE和数据CACHE、CACHE命中率、5.2半导体静态内存、5.2.1 SRAM内存5.2.2uv-epp 5.2.1寄存器静态RAM的基本存储单元基本存储单元(cells )是构成存储器的基本和核心，存储1位的二进制码“0”或“1”。 静态RAM的基本存储单元通常由6个MOS管构成，如下图所示。 6管的静态RAM基本存储单元、SRAM的主要特征是，静态RAM存储电路MOS管多，集成度不高的同时，T1、T2管必定有一个导通，因此消耗功率大。 静态RAM的优点通常用作微计算机系统中的高速缓存，因为不需要刷新电路，简化了外部控制逻辑电路，且静态RAM的访问速度比动态RA

8、M快。 (2)在静态RAM芯片的示例中经常使用的静态RAM芯片的示例包括6116、6264、62256、628128等。 以下，重点介绍6116芯片。 6116芯片是2K8位的高速静态CMOS可读写存储器，芯片内有16384个基本存储单元。 6116芯片引脚图、6116芯片操作系统、6116芯片内部功能框图、复合解码系统、62系列其他SRAM、6264是8K*8位SRAM，通过CMOS进程制作而成，单一5V电源、额定功耗200mW，典型的存取时间为62128: 16K8位(14地址线) 62256: 32K 8位(15地址线) 628128:128K8位(17地址线)、5.2只读存储器ROM，

9、 1 .掩蔽式ROM 2.可编程只读存储器PROM(Programmable ROM) 3.可擦除可编程只读存储器： EPROM(Erasable PROM )，(1) EPROM的基本存储单元，p通道浮动的一定光强度(例如1000 w/cm )的紫外线从窗口照射时，所有存储电路的浮置栅极上的电荷形成光电流而释放，浮置栅极返回初始状态。 一般照射2030分钟后，读取的各单元的内容全部变为FFH，表示内容已在EPROM中被删除。CE/PGM# OE Vpp GND，27C040，A0A18，D0D7， 27C040逻辑关系图，EPR0M管脚和读写特性，27C040为512K*8，可以按字节进行擦

10、除，可以在线编程写入(字节编程和擦除均为10ms，不需要特别的装置)，E2PROM结构映像在EEPROM中，在漏极上追加隧道二极管，利用第2栅极(控制栅极)和漏极间的电压VG (实际上利用电场)，使电荷流过浮动栅极，即发挥编程作用。 擦除：即使VG的极性相反，也可以使电荷从浮置栅极流向漏极，即发挥擦除作用。 特征： EEPROM擦除时，与芯片整体的内容全部设为“1”不同，EEPROM的擦除可以按字节进行，这是EEPROM的优点之一。 字节的编程和删除均为10ms即可，不需要从机器上取下芯片、用紫外线光源照射等特殊操作，因此可以在线删除和编程写入。 在现代嵌入式系统中，这尤其适合使用EEPROM

11、来存储偶尔需要修改的少量数据。 3 .闪存(FLASH )、闪存也称为闪存，也称为闪存。 NOR和NAND是目前市场上两种主要的非易失性闪存技术，NOR和NAND是非易失性的，可以随时重写其中的信息。 英特尔于1988年首次开发了NOR flash技术，从根本上改变了EPROM和EEPROM的统一状态。 接着在1989年，东芝发布了NAND flash结构，强调了每位元的成本削减和高性能。 NOR flash占据了116MB容量的闪存市场的大部分，NAND flash仅用于8128MB的产品，NOR主要用于代码存储介质。 (1)闪存的主要特点是可以对每个字节、块或页进行快速擦除和编程。 另外，

12、页面访问速度可以达到数十200ns在片上设置指令寄存器和状态寄存器，因此采用具有内部编程控制逻辑，在进行删除和编程写入时能够通过内部逻辑控制动作的指令方式可以将闪存放入各种动作方式，例如闪存擦除、页擦除、闪存编程、页编程、字节编程、访问替代方式、读取识别代码等的在线擦除和编程， 在擦除和编程写入的同时，不需要取下芯片的某些产品可以自己产生编程电压(VPP )，因此仅通过VCC供电，可以在通常的工作状态下实现编程操作。可以实现高信息存储密度。 (2)如果在闪速存储器的单元电路构成浮动栅极中保存有电荷，则在源极(s )、漏极(d )极之间形成导电沟道，成为稳定的状态，如果在能够定义该基本存储单元电

13、路保存信息“0”的浮动栅极中不存在电荷，则在源极、漏极之间形成导电沟道，成为稳定的状态。 闪速存储器的基本存储单元电路结构、逻辑符号和存储器阵列、(a )电路结构和逻辑符号、(b )存储器阵列、闪速存储器的主房去除和编程、(a )擦除：从浮动门去除电荷、(b )编程：向浮动门增加电荷28F256读取信号，28F256快闪记忆体，A14A0，_WE，_OE，_CE， 控制信号5.3.1 DRAM基本存储单元电路5.3.2 DRAM的引脚信号和读/写动作5.3.3 DRAM的刷新5.3.4 DRAM控制器5.3.5 PC的DRAM存储器、5.3动态RAM(DRAM )当前为动态单管动态RAM基本存

14、储单元电路、刷新、放大器、CAS、行选择信号、数据输入、/、输出解决方案，定期刷新存储器内的所有动态RAM存储单元，原来表示逻辑“1” 刷新每次进行一行。 集中/分散/异步，DRAM的主要特征，读写操作二次打入，先输RAS，后输CAS。 与静态RAM相比，刷新动作中动态RAM的基本存储电路所使用的MOS管较少，因此能够提高存储器的存储密度，降低消耗功率。 动态RAM的缺点是存取速度比静态RAM慢，需要定时更新，因此需要添加对应的更新支持电路，并且在更新过程中CPU可以开始对内存模块进行读取/写入，非常有效RAM具有高存储密度、低功耗和高人均成本效益，非常适合在需要大存储容量的系统上用作主存储。 现代PC机采用各种类型的DRAM作为可读写的主存储器。 英特尔2164是64 k *1dram芯片，内部有4个128*128基