集成电路应用1.ppt

1、集成电路应用,福州大学信通系 罗国新,课程教学目的:,集成电路应用是电子信息工程和通信工程专业重要的专业基础课。集成电路广泛应用于各类电子产品，重要性不言而喻。现代电子、电气工程技术人员必须具备应用集成电路的能力。 本课程为学生打下集成电路（特别是CMOS集成电路）应用的坚实基础。 通过课程教学，使学生掌握CMOS数字集成电路的特点及其应用。主要掌握当前广泛使用的74/HC/HCT系列CMOS集成电路、包括门电路、反相器、施密特触发器与非门等电路在振荡、整形、逻辑等方向的应用，掌握CMOS电路与TTL电路的区别，CMOS电路与TTL电路及非标准电路的接口，掌握锁相环的基本原理。能应用CD404

2、6锁相环进行基本应用设计。 通过课程教学、使学生掌握应用集成电路的技巧，建立起设计应用型电路的正确思维方式，具备通过自学获取新知识的能力。 本课程是实践技能训练的一个重要教学环节,第一章：CMOS数字集成电路基础,集成电路可以按照不同的标准进行分类。如果根据功能分类，有数字集成电路和模拟集成电路之分；以组成集成电路的器件来划分，可分为双极型和MOS两大类。根据后一种划分方法，集成电路的分类情况如图1-1所示。,TTL 以高速著称。CMOS 以低功耗见长。 CMOS IC因为具有功耗低、输入阻抗高、噪声容限高、电源电压范围宽、输出电压幅度与电源电压接近、对称的传输延迟和跃迁时间等优点，发展极为迅

3、速。 CMOS IC至今已经发展了四代。其性能与速度与TTL相比，差距大约是10个月。,高速CMOS集成电路的原理和结构,绝缘栅场效应管的结构： 如图所示，其中图12(a)为立体结构示意图，图(b)为平面结构示意图。,图13：N沟道增强型MOS场效应管的沟道形成及符号,图14：N沟道增强型MOS场效应管的沟道形成及符号,图 15：N 沟道增强型MOSFET的转移特性,N沟道增强型MOSFET的转移特性如上图所示。其主要特点为： (1)当uGSUGSth时， iD 0，uGS越大， iD也随之增大，二者符合平方律关系，如下式所示。,式中：UGSth开启电压(或阈值电压)； n沟道电子运动的迁移率

4、； Cox单位面积栅极电容； W沟道宽度； L沟道长度(见图12(a)； W/LMOS管的宽长比。 在MOS集成电路设计中，宽长比是一个极为重要的参数。,输出特性 N沟道增强型MOSFET的输出特性如图16所示。与结型场效应管的输出特性相似，它也分为恒流区、可变电阻区、截止区和击穿区。其特点为： (1)截止区：UGSUGSth，导电沟道未形成，iD=0 (2)恒流区： 曲线间隔均匀，uGS对iD控制能力强。 uDS对iD的控制能力弱，曲线平坦。 进入恒流区的条件，即预夹断条件为：,图16输出特性,因为UGD=UGS-UDS，当UDS增大，使UGDUGSth时，靠近漏极的沟道被首先夹断(如图17

5、所示)。此后， UDS再增大，电压的大部分将降落在夹断区(此处电阻大)，而对沟道的横向电场影响不大，沟道也从此基本恒定下来。所以随UDS的增大，iD增大很小，曲线从此进入恒流区。,图17uDS增大，沟道被局部夹断(预夹断)情况,图 18 厄尔利电压,沟道调制系数。不同UGS对应的恒流区输出特性延长会交于一点(见图1-8)，该点电压称为厄尔利电压UA。定义沟道调制系数 来表达uDS对沟道及电流iD的影响。显然，曲线越平坦，|UA|越大，越小。,高速CMOS 54HC/74HC系列与4000系列各个器件的电路图完全相同，都是互补对称的电路结构，即逻辑器件基本上包含数量相同的P管和N管。例如由一个P

6、管和一个N管组成的高速CMOS反相器，这是用氧化物隔离、自对准硅栅CMOS工艺制成的。 氧化物隔离、较浅的结深、较短的沟道长度和较小的栅覆盖电容，使高速CMOSIC寄生电容比金属栅CMOS减小了一半左右，两者的比较如图19所示。,图18：寄生电容之比较,高速CMOS IC较低的开启电压（典型值为0.7V）、较薄的栅氧化层和较短的沟道长度，使它的跨导比金属栅CMOS增长几乎四倍。再加上高速CMOS IC寄生电容比金属栅减小了一半左右，两者综合作用的效果使高速CMOS的开关速度达到金属栅CMOS的810倍。 Ids与沟道长度成反比，从4000系列的7m栅长缩短至高速CMOS的3m，有利于提高输出驱

7、动电流。现在已经达到0.18m。,CMOS工作原理,1. 电路结构及工作原理 CMOS反相器电路如图 (a)所示，它由两个增强型MOS场效应管组成，其中V1为NMOS管，称驱动管，V2为PMOS管，称负载管。图(b)是CMOS反相器的简化电路。 NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在25V之间。为了使电路能正常工作，要求电源电压UDD(UTN+|UTP|)。UDD可在318V之间工作，其适用范围较宽。,图 CMOS反相器,当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|UTP|，所以V2导通，且导通内阻很低，所以UO=UOHU

8、DD， 即输出为高电平。 当UI=UIH=UDD时，UGS1=UDDUTN，V1导通，而UGS2=0|UTP|，因此V2截止。此时UO=UOL0，即输出为低电平。 可见，CMOS反相器实现了逻辑非的功能。 CMOS反相器在工作时，由于在静态下UI无论是高电平还是低电平，V1和V2中总有一个截止，且截止时阻抗极高， 流过V1和V2的静态电流很小，因此CMOS反相器的静态功耗非常低，这是CMOS电路最突出的优点。,2. CMOS反相器的主要特性 CMOS反相器的电压传输特性如图所示。该特性曲线大致分为AB、 BC、 CD三个阶段。 AB段：UIUTN输入低电平时，UGS1UTN, |UGS2|UT

9、P|， 故V1截止，V2导通，UO=UOHUDD，输出高电平。 CD段：UIUDD-|UTP|输入为高电平，V1导通，而|UGS2|UTP|，故V2截止，所以UO=UOL0，输出低电平。,图 CMOS反相器的电压传输特性,vT,0.7UDD,0.3UDD,BC段：UTNUI(UDD-|UTP|)，此时由于UGS1UTN，UGS2|UTP|，故V1、V2均导通。若V1、V2的参数对称，则UI=1/2UDD时两管导通内阻相等，UO=1/2UDD。因此，CMOS反相器的阈值电压为UT1/2UDD。BC段特性曲线很陡，可见CMOS反相器的传输特性接近理想开关特性， 因而其噪声容限大，抗干扰能力强。,C

10、MOS反相器的电流传输特性,CMOS反相器的电流传输特性如图3-22所示，在AB段由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。 在CD段V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。只有在BC段，V1和V2均导通时才有电流iD流过V1和V2，并且在UI=1/2UDD附近，iD最大。,图 CMOS反相器的电流传输特性,5mA,100nA,从以上分析看出，CMOS电路有以下特点： 静态功耗低。CMOS反相器稳定工作时总是有一个MOS管处于截止状态，流过的电流为极小的漏电流(该漏电流与温度有关,具有正温度系数)，因而静态功耗很低，有利于提高集成度。但是,当两管同时导通时,

11、会出现贯通电流(3-5mA).这是很不利的.为防止输入电平过渡时的贯通电流的损耗,要求输入电压跃变快(上升沿以及下降沿要陡峭) 抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。这在TTL电路中是办不到的。, 电源电压工作范围宽，电源利用率高。标准CMOS电路的电源电压范围很宽，可在318V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，UOH=UDD,

12、 UOL=0V，因此电源利用率很高。 输入阻抗高,具有电容性.由于栅极的SiO2绝缘层存在,所以输入阻抗极高.一般为数百M.实际上由于保护二极管的漏电流,会使得输入阻抗下降一个数量级.高阻抗输入使得前级具有很大的扇出系数.,CMOS非门传输延迟较大，且它们均与电源电压有关。 表1-1列出了温度为25、负载电容为50pF时，不同电源电压下CMOS非门的传输延迟和功耗。由表可见，电源电压越高，CMOS电路的传输延迟越小，功耗越大。,表 1-1 CMOS非门的延迟和功耗与电源电压的关系,CMOS电路的几个重要概念,功耗: 分静态功耗和动态功耗两类. 静态: P静=VDD*ID 影响Icc大小的三个因

13、素是： 温度 温度升高使Icc增大。由于PN结 漏电电流是二极管区域内热产生载流子 而形成的，当温度 上升时，载流子数目增加，因而漏电电 流增大。 器件复杂性 器件越复杂，反向偏置二极管数目 就越多，结面积成比例增大，漏电电流也越大。 电源电压 少数载流子（即P型区的电子、N型区的空穴）数目与反向结电压线性相关，它们在反向电压作用下很容易通过PN结形成反向漏电电流。电压越高，漏电电流越大。,VDD,ID,VI,VOUT,动态功耗: CMOS集成电路的动态功耗包括3部分：负载电容的瞬态功耗、内部电容的瞬态功耗和开关瞬态电流。现分述如下： （1）负载电容的瞬态功耗 对负载电容的充电和放电形成高速C

14、MOS集成电路的动态功耗。图1-21为带负载电容的CMOS反相器。CL为互连、被驱动输入端和插座等的电容之和。计算负载电容瞬态功耗的公式为：,（2）内部电容的瞬态功耗 内部电容是指集成电路内由二极管结、MOS结构、铝及多晶硅连线等形成的寄生电容，它的大小由器件的复杂程度决定。在图1-2中已标明了高速CMOS反相器各个寄生电容的位置。 内部电容对功耗的影响与外部负耗电容相同。,（3）开关瞬态电流 当输入电压信号改变状态时，无论从逻辑“1”到逻辑“0”，还是从“0”到“1”，都有一段短暂的时间P沟管和N沟管同时导通，在Vcc和地之间建立起低阻通路，如图1-22所示。在VTNVIVcc-VTP范围内

15、流过的电源电流Ic的波形如图1-23所示，它形成一个电流尖峰。可以看到，HC型器件在VI=1/2Vcc、HCT器件在VI=1.3V左右的位置，瞬态电源电流Ic达到最大值。对于比较短的输入上升/下降时间，电流Ic的平均值随频率升高而线性增加。因为频率越高，输入电压在两个逻辑电平之间的次数越多，P沟管和N沟管同时导通的机会也随之增加。 由于上述两部分功耗都与输入频率成正比，因此，在高速CMOS集成电路中，就把内部电容和开关瞬态电流产生的总负载以一个内部非负功耗电容CPD来表示，并且在每个器件的交流数据表中列出了在25和Vcc=5V时CPD的典型值。在确定了CPD之后，由内部电容和开关瞬态电流产生的

16、功耗就变为：,CMOS集成电路的动态功耗为上述三种功耗之和，用公式表 或 3总功耗和最大功耗 高速CMOS集成电路的总功耗Pt等于静态功耗与动态功耗之和，即 Pt = PS + PD,噪声容限,噪声是在逻辑电路输入端出现的任何有害的直流或交流电压。如果噪声足够大，即使信号电压不变，它也会使电路改变状态，产生错误动作。噪声容限高是高速CMOS集成电路的重要特点之一，它对来自外部和内部的噪声有良好的抑制能力。高速CMOS集成电路的抗噪声能力通常以静态规范和动态抗扰度表示。,抗扰度 抗扰度是对输入电压没有显著影响的器件输入电压的变化量。以输入低电平极限值（Vilmax）与电源电压Vcc的百分比表示

17、Vilmax/Vcc% 或输入高电平极限值（Vcc Vihmin）与电源电压Vcc的百分比表示，即 （VccVihmin）/Vcc%.,噪声容限 噪声容限是电路能够经受而不改变状态的噪声电压最大值，通常以输入电平和阈值电压之差来表示。 低电平噪声容限：被驱动器件的Vilmax和驱动器件的Volmax之间的电压差，即 Vnml=VilmaxVolmax （12） 高电平噪声容限：驱动器件的Vohmin和被驱动器件的Vihmin之间的电压差，即 Vnmh=VohminVihmin （13）,Vilmax:输出为0.9VDD时最大输入低电平 Vihmin:输出为0.1VDD时最小输入高电平 Volm

18、ax:最大输出低电平(= Vilmax) Vohmin:最小输出高电平(= Vihmin) 如前所述,CMOS的阈值电压VT1/2VDD,不论电源电压如何改变,CMOS电路的直流噪声容限均为VDD的4045%.,VDD,Vi,Vo1,Vo2,传输时延：输出信号对输入信号的响应时间(TPD)。TPHL:低电平传输时延；TPLH高电平传输时延,TPHL,TPLH,Vi,Vo,6ns,影响TPD的因素：电源电压、负载电容、温度 电源电压： 54/74HC型器件能在26V电源电压范围内工作，一般选用5V作为它的电源电压。电源电压降低将会使电路的延迟时间增大，当电源电压从5V下降至2V时，传输延迟时间大

19、约增加23倍；若电压升高到6V，延迟时间缩短10%15%。,在一些设计中，有时需要预测任意电源电压下的传输延迟时间。虽然在数据手册中没有提供这些完整的资料，但是用图1-17所示的归一化曲线就很容易达到目的。该曲线表示传输延迟时间t（V）随电源电压变化的关系，并且在CL=50pF的情况下对Vcc=5V进行了归一化处理。先从数据手册中查出5V电压下的规范值，再利用下列方程，就可以得到任意电源电压V条件下的传输延迟时间。 tPD(V)=t(V)tPD(5V) 式中tPD(V)是在任意电源电压V下的传输延迟时间，tPD(5V)是数据手册提供的5V电源电压下的传输延迟时间。,图 归一化曲线,图1-17

20、归一化曲线,速度随负载电容的变化 在由高速CMOS IC组成的系统中，输出负载基本上是电容性的，它包括连接到该输出端的集成电路的输入电容、3态输出电容和寄生引线电容的总和。当负载电容增大时，由于充、放电时间增加，传输延迟时间也随之增大，因此器件的输出阻抗也直接影响传输延迟时间的变化速率。,曲线表示传输延迟时间的电容变化系数t(C)随电源电压的变化。利用这条曲线，并且把上式推广，可以得到任意电源电压及各种负载下的传输延迟时间： tPD(C，V)=t(C)（CL-50pF）+t(V)tPD(5V) 式中tPD(C，V)是在任意电容负载和任意电源电压下的传输延迟时间，t（C）是传输延迟时间的电容变化

21、系数。,速度与温度的关系 和金属栅CMOS一样，温度的变化将引起高速CMOS器件速度的变化：高温时速度变慢，低温时速度加快。引起这种变化的原因是由于载流子迁移率随温度上升而变小，从而导致MOS管增益减小和速度变慢。,图1-19表示从25开始，速度随温度升高而线性下降，变化率为0.3%/，因此125时的传输延迟时间比25大约增加30%。 任意温度下器件的速度可按下式进行计算： tPD（T）=1+（T - 25）0.003 tPD (25) 式中tPD(T)是任意温度下的传输延迟时间，tPD(25)是室温下延迟时间。例如74HC00在Vcc=5V和T=85时，传输延迟时间为1+（85-25）0.0

22、0310ns=12ns。 高速CMOS数据手册提供了3种温度下的速度，即室温（25）、商用温度范围（-40+85）和军用温度范围（-55+125）。 要得到各种电源电压和任意温度下的器件速度，需先计算该电源电压和室温的速度，再计算所求温度的速度。,图1-19 传输延迟时间与温度的关系,输出上升/下降时间、建立时间、维持时间和脉冲宽度 前面已讨论了传输延迟时间这一重要参数，除此之外，还有另外一些时间参数，如输出上升时间和下降时间也是很重要的交流参数。高速CMOS器件具有典型对称的输出上升时间和下降时间，它们随温度和电源电压的变化规律与传输延迟时间的变化非常相似，图1-21表示室温和Vcc=5V条

23、件下输出上升/下降时间随负载电容变化的曲线。它们的变化率是传输延迟时间的两倍，因为传输延迟时间是在波形边沿中点测量的，而上升/下降时间是从上升/下降沿的10%（90%）90%（10%）进行测量的。,图1-20 输出上升/下降时间与负载电容的关系,输入上升/下降时间 虽然输入信号的上升/下降时间和传输延迟时间没有直接的关系，但是输入上升/下降时间较长的输入信号可能引起逻辑问题。 高速CMOS门电路的小信号增益大于1000，如果输入信号在两个逻辑状态之间停留的时间过长，输入和电源的噪声将会引起输出振荡，并且可能引起逻辑错误和消耗过多的无用功率。因此，高速CMOS数据手册中推荐的上升时间和下降时间小

24、于500ns。对于触发器和其它时序逻辑电路也有相同的要求，否则系统噪声可能引起电路内部振荡，导致触发器反复翻转。即使没有外部噪声，也可能出现逻辑功能错误。 如果较长的输入上升/下降时间不可避免，就应该使用施密特触发器或其他特殊器件来改善输入信号的波形，缩短上升/下降时间。,系列特性,和金属栅CMOS电路54C/74C相似，高速CMOS逻辑器件也沿用标准TTL的型号，命名为54HC/74HC系列。54和74表示不同的温度范围：54HC为-55-+125，属军用温度范围；74为-40-+85，是一般的工业和民用温度范围。 高速CMOS54/74系列分为三种类型，他们的定义如下； HC 型 输入和输出电压都是CMOS电平，有缓冲输出级； HCT型 输入电压为TTL电平，输出电压为CMOS电平，有缓冲输出级； HCU 型 输入和输出都是CMOS电平，不带缓冲输出级。 所谓有缓冲