数字电子技术计数器.ppt

1、Chapt7 常用时序逻辑功能器件,7.1 计数器,7.2 寄存器,基本功能是统计时钟脉冲的个数，即实现计数操作，也可用于分频、定时、产生节拍脉冲等。,基本功能是存储或传输用二进制数码表示的数据或信息，即完成代码的寄存、移位、传输操作。,1.熟悉计数器的不同分类和具体实现电路； 2.熟悉集成计数器的功能，掌握其应用电路的分析和设计。74161,1.熟悉不同寄存器的工作原理； 2.熟悉74194的功能，掌握其基本应用电路。,教学内容与要求,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器

2、,十进制计数器,N进制计数器,7.1 计数器,脉冲输入方式,进位体制,数字增减趋势,一、 二进制计数器,1、二进制同步计数器,3位二进制同步加法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,状态图,输出方程：,时钟方程：,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=1时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。,推广到n位二进制同步加法计数器,驱动方程,输出方程,3位二进制同步减法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,状态图,

3、输出方程：,时钟方程：,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=0时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。,推广到n位二进制同步减法计数器,驱动方程,输出方程,3位二进制同步可逆计数器,输出方程,电路图,74LS161,功能描述,具体应用，引出课本实例讲解,二、 十进制计数器,1、十进制同步计数器,状态图,十进制同步加法计数器,十进制同步减法计数器,状态图,集成十进制异步计数器74LS90,三、 N进制计数器,1、用同步清零端或置数端归零构成N进置计数器,2、用异步清零端或置数端归零构成N进置

4、计数器,（1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。,用74LS161来构成一个十二进制计数器。,SNS121100,D0D3可随意处理,D0D3必须都接0,SN-1S111011,M16的任意进制计数器的设计（2片74LS161级联） M=（147）10=（10010011）2,同步级联,00000000,10010

5、010,清零法（异步），设置过渡状态,这里也可以采用置数法，由于置数是同步的，不用设置过渡状态,异步级联,?,用74LS161实现60进制计数,00,59,也可以考虑用同步级联，但是CO端都没有输出,用1片74LS161实现模M=9的计数器 1) 用清零法实现 2) 用置数法实现，状态为,0059 0023,3. 用2片74LS161实现60进制、24进制的8421BCD码计数,4、计数器容量的扩展,异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。,100进制计数器,60进制计数器,64进制计数器,二五十进制异步计数器74

6、LS290,F1和F3的CP端从CP1端单独引出。若以CP0为计数脉冲输入端、Q0为输出端，即得到二进制计数器（或二分频器）；若以CP1作为计数脉冲输入端、Q3为输出端，则得到五进制计数器（或五分频器）；若将CP1与Q0相连，同时以CP0为计数脉冲输入端、Q3为输出端，则得到十进制计数器（或十分频器）。,任意进制计数器的构成方法：,目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。在需要其它任意一种进制的计数器时，只能用已有的计数器产品经外电路的连接方式得到。 假定已有的是N进制计数器，而需要得到M进制计数器。 1当MN时：应使计数过程中跳跃NM个状态,两种方法：置零法（复位