集成电路制造技术_绪论.ppt - 微电子学院微电子实验教学中心- 西安 ....ppt

1、集成电路制造技术,主 讲：毛 维 西安电子科技大学微电子学院,一、集成电路技术发展历史,一些关键的半导体、微电子、集成电路技术（工艺） 1918年 柴可拉斯基晶体生长技术-CZ法/直 拉法，Czochralski, Si单晶生长,绪论,CZ Silicon crystal growth dismounting a 200mm crystal from the puller,CZ = Czochralski,一、集成电路技术发展历史,1925年 布里吉曼晶体生长技术，Bridgman， GaAs及化合物半导体晶体生长 1947年 第一只晶体管（点接触式）， Shockley、Bardeen、Br

2、attain（Bell实验室）,一、集成电路技术发展历史,第一只点接触Ge晶体管,一、集成电路技术发展历史,点接触晶体管 1947年贝尔实验室发明； 当时对原理不清楚，可属于pnp结构。,第一只晶体管的发明者及1956年诺贝尔物理学奖获得者,肖克莱( William Shockley) 19101989,巴丁(JohnBardeen) 19081991,布拉顿(Walter Brattain) 19021987,第一只晶体管的发明者及1956年诺贝尔物理学奖获得者,一、集成电路技术发展历史,1949 pn结,Shockley 1952 -族化合物半导体,Welker 1952 扩散, Pfan

3、n 1954 第一个硅晶体管，Teal 1957 光刻胶, Andrus 1957 氧化物掩蔽层，Frosch和Derrick,一、集成电路技术发展历史,1957 CVD（化学气相淀积）外延晶体生长技术薄膜， Sheftal、Kokorish及Krasilov, 改善器件性能、制造 新颖器件 1957 异质结双极晶体管（HBT）,Kroemer（2000年诺贝 尔物理奖） 1958 离子注入,Shockley 1959 第一个（混合）集成电路,Kilby（2000年诺贝尔物 理奖）,由Ge单晶制作-1个BJT、3个电阻、1个 电容 1959 第一个单片集成电路, Fire Child公司的No

4、yce ,6个器 件的触发器。,第一个（混合）集成电路及其发明者 Kilby,第一个单片集成电路及其发明者Noyce,一、集成电路技术发展历史,1960 平面化工艺，SiO2层（光刻）窗口（扩散） pn结 1960 第一个MOSFET(金属-氧化物-半导体场效应晶体 管)，Kahang及Atalla 1962 制造出包含12个晶体管的小规模集成电路 1963 CMOS(互补型金属-氧化物-半导体场效应晶体 管)，Wanlass及萨支唐，逻辑电路 1967 DRAM(动态随机存储器)，Dennard 1969 多晶硅自对准栅极，Kerwin，有效降低寄生效应,一、集成电路技术发展历史,1969

5、MOCVD（金属有机化学气相淀积）， Manasevit及Simpson，GaAs外延 1971 干法刻蚀，Irving，CF4-O2 1971 分子束外延（MBE），极薄薄膜（原子级）、 精确控制, CHO等 1971 微处理器（Intel4004,3mmX4mm，含2300 个MOS管，10m工艺），Hoff,一、集成电路技术发展历史,1982 沟槽隔离，Rung，隔离CMOS（取代其它的绝缘 技术） 1989 化学机械抛光，Davari，各层介电层全面平坦化 （的关键） 1993 铜布线，铝在大电流下有严重的电迁移现象 1999 年的 0.18微米工艺、2001年的0.13微米、2003

6、年的 90纳米（0.09微米），2005年的65纳米（0.065微 米） 1960s的25mm(1 英寸）， 1970s的51mm(2英寸）， 1980s的100mm(4英寸）， 1990s的200mm(8英寸）， 2000的 300mm(12英寸），现在400mm(16英寸),二、集成电路技术发展 的规律与趋势,Drs. G. Moore & S. M. Sze,微电子技术的进步,国际半导体技术路线图,ITRS（International Technology Roadmap for Semiconductor） 由美国半导体工业协会（SIA）制定 按此蓝图，到2018年，MOS器件的栅长将

7、缩小到10nm,电学沟道长度仅为7nm，单个芯片上的晶体管数量将达到1011(1000亿）以上。,国际半导体技术路线图,等比例缩小(Scaling-down)定律,1974年由Dennard 基本指导思想是：保持MOS器件内部电场不变：恒定电场规律，简称CE律 等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能 电源电压也要缩小相同的倍数,恒定电场规律,漏源电流方程： 由于VDS、(VGS-VTH)、W、L、tox均缩小了倍，Cox增大了倍，因此，IDS缩小倍。门延迟时间tpd为： 其中VDS、IDS、CL均缩小了倍，所以tpd也缩小了倍。标志集成电路性能的功耗延迟积

8、PWtpd则缩小了3倍。,恒定电场规律,恒定电场定律的问题,阈值电压不可能缩的太小 源漏耗尽区宽度不可能按比例缩小 电源电压标准的改变会带来很大的不便,保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小 按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使沟道内的电场大大增强 CV律一般只适用于沟道长度大于1m的器件，它不适用于沟道长度较短的器件。,恒定电压等比例缩小规律(简称CV律),CE律和CV律的折中，实际采用的最多 随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而影

9、响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例 器件尺寸将缩小倍，而电源电压则只变为原来的/倍,准恒定电场等比例缩小规则(QCE律),21世纪硅微电子技术的三个主要发展方向 特征尺寸继续等比例缩小 集成电路(IC)将发展成为系统芯片(SOC) 微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS、DNA芯片等,微电子技术的三个发展方向,第一个关键技术层次：微细加工 目前90nm、60nm以及45nm已开始进入大生产(国内：中芯国际90nm；部分公司开始研发：45nm) 32nm技术也已经完成开发，具备大生产的条件,微电子器件的特征尺寸继续缩小,特征尺寸继续减小,第

10、二个关键技术：互连技术 铜互连已在0.25/0.18um技术代中使用；但是在0.13um以后，铜互连与低介电常数绝缘材料共同使用时的可靠性问题还有待继续研究开发,微电子器件的特征尺寸继续缩小,第三个关键技术 新型器件结构 新型材料体系 高K介质 金属栅电极 低K介质 SOI材料 应变硅,微电子器件的特征尺寸继续缩小,传统的栅结构,重掺杂多晶硅,SiO2,硅化物,经验关系: LTox Xj1/3,栅介质的限制,随着 tgate 的缩小，栅泄漏电流呈指数性增长,超薄栅 氧化层,栅氧化层的势垒,G,S,D,直接隧穿的泄漏电流,栅氧化层厚度小于 3nm后,tgate,大量的 晶体管,限制：tgate

11、3 to 2 nm,栅介质的限制,栅介质的限制,等效栅介质层的总厚度： Tox 1nm + t栅介质层,Tox,t多晶硅耗尽,t栅介质层,t量子效应,+,+,由多晶硅耗尽效应引起的等效厚度 : t多晶硅耗尽 0.5nm,由量子效应引起的等效厚度: t量子效应 0.5nm,限制：等效栅介质层的总厚度无法小于1nm,栅介质的限制,SOI技术的特点与优势,1速度高 ：在相同的特征尺寸下，工作速度可提高 30-40； 2功耗低： 在相同的工作速度下，功耗可降低 50 - 60； 3特别适合于小尺寸器件； 4特别适合于低压、低功耗电路； 5集成密度高 ： 封装密度提高约40； 6低成本： 最少少用三块掩

12、模版，减少13%-20% （30）的工序； 7耐高温环境： 工作温度300-500； 8抗辐照特性好： 是体硅器件的50-100倍。,应变Si技术,集成电路的特有工艺,a隔离扩散 目的：形成穿透外延层的P+（N+）隔离墙,将外延层分割成若干彼此独立的隔离“岛”。电路中相互需要隔离的晶体管和电阻等元件分别做在不同的隔离岛上。 工作时：P+接低电压（接地），N型隔离岛接高电压。 元件间的隔离：两个背靠背的反向PN结-PN结隔离。,三、微电子器件与集成电路 制造工艺简介,集成电路的特有工艺,b. 埋层扩散 集电极引线从正面引出，从集电极到发射极的电流必须从高阻的外延层流过，这相当于在体内引入了一个大的串联电阻，导致饱和压降增大。 低阻埋层（N+型薄层）:有效降低了集电区的串联电阻。,四、本课程的主要内容,1.衬底制备单晶生长；晶片的切、磨、抛； 2.薄膜技术氧化、外延、蒸发； 3.掺杂技术扩散、离子注入； 4.图形加工制版、光刻（曝光、腐蚀）；,五、本课程教学内容的特点,1侧重原理阐述； 2硅材料； 3平面工艺。,六、参考书,Stephe