第八章可编程逻辑器件.ppt

1、第八章 可编程逻辑器件,第八章 可编程逻辑器件（PLD, Programmable Logic Device）,8.1 概述 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的,数字 系统,二、PLD的发展和分类 PROM是最早的PLD PAL 可编程阵列逻辑 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD,三、LSI中用的逻辑图符号,8.2 现场可编程逻辑阵列 FPLA,组合电路和

2、时序电路结构的通用形式,A0An-1,W0 W(2n-1),D0 Dm,8.2 FPLA,组合电路和时序电路结构的通用形式,8.3 PAL（Programmable Array Logic） 8.3.1 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为： 二、编程单元 出厂时， 所有的交叉点均有熔丝,8.3.2 PAL的输出电路结构和反馈形式,一. 专用输出结构,用途：产生组合逻辑电路,二. 可编程输入/输出结构,用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用,三. 寄存器输出结构,用途：产生时序逻辑电路,四. 异或输出结构,

3、时序逻辑电路 还可便于对“与-或”输出求反,五. 运算反馈结构,时序逻辑电路 可产生A、B的十六种算术、逻辑运算,8.3.3 PAL的应用举例,2、输出结构类型太多，给设计和使用带来不便。,2、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将OLMC设置成不同的工作状态，即一片GAL便可实现PAL 的5种输出工作模式。器件的通用性强；,GAL的优点：,1、由于采用的是双极型熔丝工艺，一旦编程后不能修改；,PAL的不足：,1、采用电可擦除的E2CMOS工艺可以多次编程；,3、GAL工作速度快，功耗小,8.4 通用逻辑阵列 GAL,8.4.1 电路结构形式 可编程“与”阵列 + 固定“或

4、”阵列 + 可编程输出电路 OLMC,编程单元 采用E2CMOS 可改写,GAL的电路结构与PAL类似，由可编程的与逻辑阵列、 固定的或逻辑阵列和输出电路组成，但GAL的输出端增设了 可编程的的输出逻辑宏单元（OLMC）。通过编程可将 OLMC设置为不同的工作状态，可实现PAL的所有输出结构，产生组合、时序逻辑电路输出。,可编程与阵列（32X64位）,2、GAL举例GAL16V8的电路结构图,8个输入 缓冲器 29,8个三态 输出缓冲 器1219,8个输出逻辑宏单元OLMC,输出使能缓冲器,可编程逻辑器件中的宏单元,8.4.2 OLMC,数据选择器,数据选择器,乘积项数据选择器(2选1),输出

5、数据选择器(2选1),三态数据选择器(4选1),反馈数据选择器(4选1),4个数据选择器：用不同的控制字实现不同的输出电路结构形式,乘积项数据选择器：根据AC0和AC1(n)决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在G1的输出为1时，第一乘积项是或门的一个输入端。,乘积项数据选择器(2选1),OMUX：根据AC0和AC1(n)决定OLMC是组合输出还是寄存器输出模式,输出数据选择器(2选1)OMUX,三态数据选择器(4选1),三态数据选择器受AC0和AC1(n)的控制，用于选择输出三态缓冲器的选通信号。可分别选择VCC、地、OE和第一乘积项。,FMUX： 根据AC0和AC1(n

6、)的不同编码，使反向传输的电信号也对应不同。,反馈数据选择器(4选1)OMUX,1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件.电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。,2. 复杂可编程逻辑器件（CPLD） 集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的I/O模块相连，实现与芯片外部交换信息。,5. GAL的编程与开发,软件工具,硬件工具,8.5 可擦除的可编程逻辑阵列EPLD,一、结构特点 相当于 “与-

7、或”阵列（PAL） + OLMC 二、采用EPROM工艺 集成度提高,8.7 现场可编程门阵列FPGA,一、基本结构,1. IOB 2. CLB 3. 互连资源 4. SRAM,1. IOB,可以设置为输入/输出； 输入时可设置为：同步（经触发器） 异步（不经触发器）,2. CLB,本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统,3. 互连资源,4. SRAM分布式每一位触发器控制一个编程点,二、编程数据的装载,数据可先放在EPROM或PC机中 通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中 “装载”结束后，进入编程设定的工作状态,！每次停电后，SRAM中数据消失 下次工作仍需重新装载,8.8 在系统可编程通用数字开关（ispGDS）,ispGDS22的结构框图,8.9 PLD的编程,以上各种PLD均需离线进行编程操作，使用开发系统 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM）,二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PL