华东交通大学单片机微机原理及应用基础教程第章单片机硬件基础ppt课件.pptx

1、2.1 80C51单片机概述 2.2 中央处理器CPU 2.3 存储器 2.4 并行I/O接口 2.5 80C51的工作方式,第2章 51单片机硬件基础,2.1 80C51单片机概述,80C51是Intel公司出品的MCS-51系列单片机中的一款典型机型，其字长为8位，内、外部数据总线宽度均为8位，地址总线宽度为16位。 80C51芯片为40引脚双列直插式封装（DIP40），+5V电源供电，CHMOS制造工艺。,MCS-51系列单片机硬件配置,2.1 80C51单片机概述,中央处理器CPU（8位） 128B片内RAM区 4KB的片内ROM 特殊功能寄存器（SFR）区 4个并行I/O接口P0P3

2、 1个全双工串行I/O接口 2个16位定时/计数器T0、T1 中断系统,2.1.1 80C51内部功能结构,2.1.2 80C51引脚定义及总线结构,1. 电源类引脚 VCC(40脚)：芯片工作电源的输入端，接+5V。 Vss (20脚)：电源接地端。 2. 时钟振荡电路引脚 XTAL1(19脚)和XTAL2(18脚)：这两个引脚与单片机内部时钟电路相连，两引脚的外接电路有两种。,2.1.2 80C51引脚定义及总线结构,(a) 内部振荡器方式 (b) 外部振荡器方式,3. 控制类引脚 ALE/PROG(30脚)： ALE为地址锁存允许信号输出端。 PSEN(29脚)：外部程序存储器ROM的读

3、选通信号输出端。 EA/Vpp(31脚)：EA为访问内外部程序存储器控制信号。 当EA0时，对ROM的访问限定在外部程序存储器； 当EA1时，对ROM的访问先从内部4KB开始，当地址范围 超出4KB时自动切换到外部进行访问。,2.1.2 80C51引脚定义及总线结构,3. 控制类引脚 RST/VPD(9脚)：RST为复位信号输入端。,RST为复位信号，高电平有效。输入持续两个机器周期约10ms以上的高电平就能可靠地复位单片机。常用上电/手动复位电路如图2-5，通常可取C=22F、R1=200、R2=1K 。,图2-5 上电/手动复位电路,3. 控制类引脚,复位操作会使得单片机的程序计数器PC以

4、及特殊功能寄存器的内容恢复为设定的初始值，称为复位状态。复位不影响片内RAM单元的数据变化。,4. 并行I/O端口 P0口(32-39脚)： 分时提供低8位地址，并用作8位双向数据总线。 P1口(1-8脚)： 是一个带内部提升电阻的8位准双向I/O。 P2口(21-28脚)： 是一个带内部提升电阻的8位准双向I/O口。在访问外部存储器时，提供高8位地址。 P3口(10-17脚)： 是一个带内部提升电阻的8位准双向I/O口。在系统中这8个引脚都有各自的第二功能,2.1.2 80C51引脚定义及总线结构,P3口第二功能表,2.1.2 80C51引脚定义及总线结构,MCS-51单片机三总线构成,2.

5、1.2 80C51引脚定义及总线结构,2.2.1 运算部件,运算部件实现两大任务：一是8位二进制数的算术逻辑运算及数据传送；二是布尔处理，即对位变量的操作。 运算部件是以算术逻辑单元ALU为核心，加上累加器ACC（通常简写为A）、暂存寄存器TMP1和TMP2、寄存器B、BCD码运算调整电路、程序状态字寄存器PSW以及布尔处理系统等构成的。,2.2 中央处理器CPU,2.2.1 运算部件,算术逻辑单元ALU：完成8位二进制的算术及逻辑运算。 累加器ACC：简称A，是使用最频繁的寄存器。ALU运算的操作数多来自于A，且运算结果也常送回到A保存。 寄存器B：在ALU进行乘除法运算时，提供一个操作数并

6、存放运算结果的一部分；当ALU不作乘除法运算时，可作为通用寄存器使用。 暂存器TMP1和TMP2：均为8位寄存器，暂时存放数据总线或其他寄存器送来的操作数。 BCD码调整电路：完成BCD码加法运算的十进制调整。,CY(Psw.7)：进位标志位 AC(Psw.6)：辅助进位标志位 F0(Psw.5)：用户定义的标志位 RS1和RS0(Psw.4,Psw.3)：工作寄存器组选择位 OV (PSW.2): 溢出标志位 PSW.1：未定义 P (PSW.0)：奇偶检验位,Psw.0,Psw.7,程序状态字PSW,2.2.1 运算部件,工作寄存器组的选择,2.2.1 运算部件,布尔处理系统,2.2.1

7、运算部件,布尔处理机,布尔指令集,布尔累加器,位地址空间,PSW中的CY,17条位操作指令,存储器中的位地址空间,控制部件相当于单片机的神经中枢，作用是发出CPU时序，对指令进行译码，并且在规定时刻发出指令执行所需的各种内部和外部控制信号，使单片机各部分协调工作，完成指令所规定的操作。 控制部件由程序计数器PC、数据指针DPTR、堆栈指针SP、指令寄存器、指令译码器、地址寄存器、时钟电路、定时控制逻辑电路等组成。,2.2.2 控制部件,程序计数器PC(Program Counter) PC是一个16位的指针，用于存放即将要执行的指令所在单元的地址。CPU将PC的内容送至地址总线，从指定的程序存

8、储器单元中取出指令送到CPU内部进行译码和执行。 数据指针DPTR(Data Pointer) DPTR是一个16位的地址寄存器。DPTR既可以用于寻址外部数据存储器单元、外部I/O端口的内容，也可以用于寻址程序存储器单元内的表格常数。 堆栈指针SP(Stack Pointer) SP是一个8位的寄存器，用于寄存堆栈的栈顶单元地址。SP指针总是指向栈顶。,2.2.2 控制部件,指令寄存器、指令译码器、定时控制逻辑电路 指令从程序存储器取出送到CPU的指令寄存器存放，在执行的整个过程，该指令一直保存在指令寄存器中。指令包含操作码和操作数两部分。 操作数送往地址形成电路，形成操作对象实际的地址。

9、操作码送往指令译码器，经译码分析形成各种逻辑电平信号。这些电平信号与外部时钟脉冲在CPU定时控制逻辑电路中组合，输出各种按一定时间节拍变化的电平和脉冲，即控制信号，用于控制指令规定的各种操作正确执行。,2.2.2 控制部件,CPU时钟源 51单片机均有片内振荡器和时钟电路，并以此作为CPU的时钟源。这种时钟源是用来产生单片机工作所需要的时钟信号。振荡器和时钟电路一旦确定，CPU的时钟频率也就确定了。 CPU时序 CPU时序又称指令时序，即指令执行过程中，其所有微操作对应的各控制信号（脉冲）在时间上的相互关系。分析指令时序首先应明确4个有关的时序单位。,2.2.3 CPU时序,时序单位,2.2.

10、3 CPU时序,1）振荡周期,是指为单片机提供定时信号的振荡源的周期，是MCS-51型单片机中最小的时序单位。,2）状态周期,连续的两个振荡周期称为一个状态周期。即1个状态周期=2个振荡周期。通常把一个状态的前后两个振荡周期用P1、P2来表示，称为两个节拍。,3）机器周期,把单片机完成某种基本操作所需要的时间称为一个机器周期。一个机器周期由6个状态周期组成，分别用S1-S6来表示。这样一个机器周期中的12个振荡周期就可以表示为S1P1、S1P2、S2P1、S2P2、S6P2。,4）指令周期,单片机完成基本指令所需的时间，以机器周期为单位。MCS-51的指令周期为14个机器周期。,时序单位,2.

11、2.3 CPU时序,振荡周期=1/12 (s) 状态周期=1/6 (s) 机器周期=1 (s) 指令周期=14 (s),例：外接晶振 fosc=12MHZ，求各时序单位的值。,2.2.3 CPU时序,2.3 存储器,2.3.2 程序存储器,2.3.3 内部数据存储器,2.3.1 存储器概述,2.3.4 外部数据存储器,字节(Byte),位(bit),存储容量 存储器所能存储的二进制信息的位数。,存储单元的地址 为了辨认并区别存储器内部的各存储单元，用若干位二进制数来对每个单元按顺序编号，这种编号即为存储单元的地址。,1. 存储器相关概念,2.3.1 存储器概述,1）这三者的本质都是二进制数字，

12、或者说都是一串由“0”和“1”组成的序列。 2）指令是由单片机芯片的设计者规定的一种数字，它与我们常用的指令助记符有着严格的一一对应关系，不可以由单片机的开发者更改。 3）地址是寻找单片机内部、外部的存储单元、输入输出口的依据，内部单元的地址值已由芯片设计者规定好，不可更改，外部的单元可以由单片机开发者自行决定。 4）数据是指需要处理的操作对象。,数据、地址、指令三者的关系,1. 存储器相关概念,每个单元存放一个8位的二进制数，单元的地址用2位的十六进制数或4位的十六进制数表示。,存储器单元,单元内存储的信息,存储单元地址,存储器单元、单元内信息与存储单元地址的关系,1. 存储器相关概念,1）

13、按存储器所处的物理位置不同，可分为片外存储器和片内存储器两类。 2）按存储器的读写方式不同，可分为只读存储器(ROM)和随机读写存储器(RAM)两类。 3）按存储器存放的信息不同，可分为程序存储器和数据存储器两类。,2. 存储器的分类方式,2.3.1 存储器概述,1）普林斯顿结构(VON Neumam) 程序存储器和数据存储器单元共用一个存储空间，统一编址。 2）哈佛结构（ HawarJ） 程序存储器和数据存储器单元分开编址，二者使用的存储空间互相独立。 MCS-5l单片机采用哈佛结构的存储器编址方式。,3. 存储器的编址方式,2.3.1 存储器概述,80C51 单片机 的存储 器构成,4.

14、80C51单片机的存储器构成,2.3.1 存储器概述,程序存储器用于存放程序及表格常数。 1）80C51单片机有4KB内部程序存储器，单元地址为0000H-0FFFH。 2）当需要扩展时，外部程序存储器从1000H开始编址，这种内外存储器统一编址的方式，是为了便于程序的连续执行。 3）内外ROM的选择。是由信号EA来控制的。 4）8031型单片机无内部程序存储器，EA应接地。,2.3.2 程序存储器,51子系列的程序存储器空间,1. 51与52子系列程序存储器的区别,2.3.2 程序存储器,52子系列的程序存储器空间,2.3.2 程序存储器,1）PC是一个16位的寄存器，用于存放将要执行的 指

15、令地址。 2）CPU每读取指令的一个字节PC值便自动加一， 指向本指令的下一个字节或下一条指令。 3）PC可寻址64KB范围 ROM。在物理结构上是独 立的，不属于内部RAM中的SFR范围。 4）PC没有地址，因此是不可寻址的。用户无法对 其进行读写，但可以通过转移、调用、返回等 指令改变其内容，以实现程序的转移。,2. 程序计数器PC的应用特点,2.3.2 程序存储器,取指过程,【例】执行指令：MOV A,#09H (74H 09H) ; (A)09H,执行过程,PC=,0000H,0 1 1 1 0 1 0 0,0 0 0 0 1 0 0 1,(PC),(PC),0001H,0002H,0

16、000H,外部控制总线CB,取指过程,(PC),执行过程,3. 单片机工作过程示例,例：将数据存储器20H和30H单元中的两个数相加,08H,01H,20H,30H,RAM,MOV A，20H;（E5H 20H） ADD A，30H;（25H 30H）,4. 程序运行入口地址,40,2.3.4.1 内部RAM区 2.3.4.2 特殊功能寄存器区 2.3.4.3 位寻址空间,2.3.4 内部数据存储器,51子系列单片机内部RAM区地址范围为00H-7FH，是内部数据存储器的低128B的区域。 内部RAM区按其功能不同可划分为3个小的功能区域：工作寄存器区、位寻址区及数据缓冲区。,2.3.4.1

17、内部RAM区,1. 工作寄存器区,1）工作寄存器区分为4组。 2）可通过改变程序状态字PSW中的RS0与 RS1 的状态来重新设定当前组。 3）工作寄存器区主要用来存放操作数和运算的 中间结果。,工作寄存器区地址范围：00H-1FH 。,工作寄存器3组,7FH,00H,工作寄存器2组,工作寄存器1组,工作寄存器0组,20H 1FH,工作寄存器区示意图,1）该区域的16个单元的每一位都有一个位地址，依次编址为20H-2FH。 2）位寻址区的16个单元可以像普通RAM单元一样进行字节操作，也可以用位操作指令对单独的位进行操作。,位寻址区地址范围：20H-2FH 。,2. 位寻址区,20H.0（00

18、H）,20H.7（07H）,20H,21H,2FH,共16个单元128位,78H,7FH,位地址,字节地址,位地址单元中存储的信息,位寻址区示意图,2. 位寻址区,内部RAM中的位地址表,1）内部RAM l28单元中从30H开始的80个单元，就是供用户使用的一般数据存储区域。 2）用户对该区域的访问是按字节寻址方式进行的。 3）该区域主要用来存放随机数据及运算的中间结果，另外也常把堆栈开辟在该区域。,数据缓冲区地址范围：30H-7FH 。,3. 数据缓冲区,1）堆栈的概念 堆栈是一种数据结构。所谓堆栈，就是数据只允许在其一端出入的一段存储空间。 2）堆栈的功能 堆栈是为程序调用和中断操作而设立

19、的，具体功能是保护现场和断点地址。 3）堆栈操作的原则 先进后出的原则。数据写入堆栈称为入栈或压栈；数据从堆栈中读出则称为出栈或弹出。,4. 堆栈与堆栈指针,49,4）堆栈指针SP(Stack Pointer) 堆栈指针SP是一个8位的特殊功能寄存器，用来存放堆栈的栈顶地址。 5）堆栈区域设定 MCS-51单片机复位后SP初值自动设为07H 。用户程序设计时，一般都将堆栈设在内部RAM的30H一7FH地址空间。,4. 堆栈与堆栈指针,6）堆栈的类型 MCS-51系列单片机属于向上生长型堆栈。 随着数据进栈地址递增，SP的内容逐渐增大，指针上移； 相反，随着数据的出栈，地址递减，SP内容逐渐减小

20、，指针SP下移。,50,4. 堆栈与堆栈指针,00H,栈顶,例：PUSH A，设(A)=00H, (SP)=07H,00H,A,00H,00H,07H,4. 堆栈与堆栈指针,位寻址区 （128位）,工作寄存器3组,30H 2FH,00H,数据缓冲区,7FH,工作寄存器2组,工作寄存器1组,工作寄存器0组,20H 1FH,51系列内部RAM区示意图,RAM存储器 （52子系列）,位寻址区 （128位）,工作寄存器区,FFH,30H 2FH,20H 1FH,00H,数据缓冲区,80H 7FH,51子系列,52子系列,MCS-51型系列单片机内部的累加器A、B寄存器、程序状态字PSW、堆栈指针SP以

21、及I/O口锁存器、串行口数据缓冲器、各种控制寄存器和状态寄存器等，统称为特殊功能寄存器(Special Function Register)，简称SFR。 它是单片机的状态和控制字寄存器。,2.3.4.2 特殊功能寄存器区,特殊功能寄存器示例,2.3.4.2 特殊功能寄存器区,内部RAM中，地址为20H-2FH的16个字节单元内的连续128个可寻址位。 SFR区中的93位。,2.3.4.3 位寻址空间,1）寻址范围：64K （0000HFFFFH） 2）访问指令：MOVX 3）数据指针寄存器DPTR(Data Pointer)的特点 16位特殊功能寄存器 由DPH和DPL两个8位的特殊功能寄存

22、器组成， 是对片外RAM及扩展IO口进行存取操作地址指针。 也可分成两个8位寄存器进行操作。,2.3.5 外部数据存储器,2.4.1 P0接口 2.4.2 P1接口 2.4.3 P2接口 2.4.4 P3接口 2.4.5 并行I/O接口的特点,2.4 并行I/O接口,并行I/O接口应用示例,2.4.1.1 P0口的位结构 2.4.1.2 P0口的功能,2.4.1 P0接口,P0口位结构图,2.4.1.1 P0口的位结构,分时提供低8位地址，并用作8位双向数据总线。,此时内部的控制信号为高电平，使得Mux接到了上档位置，同时打开了上面的与门，P0口的输出仅受内部地址/数据线的控制。 读锁存器三态

23、缓冲器处于高阻状态，当需要输入数据时，输入信号就直接从引脚通过输入缓冲器进人内部总线。 P0口作为地址/数据总线使用时，无需外接上拉电阻。,2.4.1.2 P0口的功能,1. P0口作地址/数据总线,1,1）P0口作地址/数据总线输出,1,2）P0口作地址数据总线输入,0/1,0/1,当P0口不需用作地址/数据总线时可用作通用输入输出口。,内部的控制电平为低电平，封锁与门，将输出驱动电路的上面的场效应管截止。 同时使多路转接开关MUX接通锁存器Q端的输出通路。输出锁存器在CP脉冲的配合下将内部总线传来的信息反映到输出端并锁存。 P0口作为通用输入输出使用时，需外接上拉电阻。,2. P0口用作通

24、用输入输出口,0,(1) P0口用于通用输出_“0”,1） P0口作为通用输出,1,(2) P0口用于通用输出_“1”,1） P0口作为通用输出,此时应区分两种情况： 一般操作的输入（读引脚） 端口操作的输入（读锁存器）,2）P0口作为通用输入,读引脚就是直接读取P0.x引脚的状态。在“读引脚”信号的控制下把缓冲器打开，将端口引脚上的数据经缓冲器通过内部总线读进来。 注意：P0口在作为一般输入口使用时在读取管脚之前还应向锁存器写入“1”，使上下两个场效应管均处于截止状态，使外接的状态不受内部信号的影响，然后再来读。,(1) 一般操作的输入：读引脚,2）P0口作为通用输入,a. 读引脚读入“0”

25、, 当下方场效应管截止时,0,(1) 一般操作的输入（读引脚）,0, 当下方场效应管导通时,a. 读引脚读入“0”,(1) 一般操作的输入（读引脚）,b. 读引脚读入“1”, 当下方场效应管截止时,1,(1) 一般操作的输入（读引脚）,b. 读引脚读入“1”, 当下方场效应管导通时,此时内部总线上不能读入“1”只能读到“0”,1,(1) 一般操作的输入（读引脚）,1,0,0,在每次输入操作之前，要先执行向准双向口写“1”的指令。 例如： MOV P0,#0FFH,针对上述问题的处理方法,当执行 “ ANL P0，A”的指令时，需要对P0口进行“读修改写”的三步操作。 为了实现类似于上述指令的执

26、行所需的“读修改写”操作的需要，在P0口电路中另外设置了读取锁存器的输入通道，在“读锁存器”信号的控制下可以直接读取锁存器的Q端的状态，从而避免读引脚读到错误数据。,(2) 端口操作的输入（读锁存器）,2）P0口作为通用输入,0/1,0/1,(2) 端口操作的输入（读锁存器）,2）P0口作为通用输入,1,0,若P0口没有从锁存器读入的功能，则下图所示情况中，T1导通将把P0.X引脚输出的高电平拉为低电平，从而导致读到错误的结果。,例,1,(2) 端口操作的输入（读锁存器）,2.4.2.1 P1口的位结构 2.4.2.2 P1口的功能特点,2.4.2 P1接口,P1.X口位结构图,注意比较P1口

27、位结构与P0口位结构的相同点和不同点。,2.4.2.1 P1口的位结构,P1口是一个准双向I/O口。它只能作为通用I/O口使用，没有第二功能。 在输出级内部由做阻性元件使用的场效应晶体管组成的上拉电阻因此P1口在作为通用输出口使用时，不需要再外接上拉电阻。 当Pl口作为输入口使用时，仍需要向锁存器先写入“1”，使场效应管截止，然后再读取输入信号（准双向I/O口）。 其输入也分为”读引脚”方式和“读锁存器”方式两种。,2.4.2.2 P1口的功能特点,2.4.3.1 P2口的位结构 2.4.3.2 P2口的功能特点,2.4.3 P2接口,P2.X口位结构图,注意比较P2口位结构与P0口、 P1口

28、位结构的相同点和不同点。,2.4.3.1 P2口的位结构,P2口也是一个准双向I/O口。 在P2口电路中也由一个多路转接开关MUX。 当P2口作为一般I/O口使用时与P1口类似，用于输出时不需要外接上拉电阻；当用于输入时，仍需要向锁存器先写入“1”，然后再读取（准双向I/O口）。 P2口输入也分为”读引脚”方式和“读锁存器”方式两种。,2.4.3.2 P2口的功能特点,2.4.4.1 P3口的位结构 2.4.4.2 P3口的功能特点,2.4.4 P3接口,P3.X口位结构,注意比较P3口位结构与P0口、P1口、 P2口位结构的相同点和不同点。,2.4.4.1 P3口的位结构,P3口也是一个准双

29、向I/O口。 在P3口上增加了第二功能控制逻辑。,2.4.4.2 P3口的功能特点,1）P0口和P2口构成MCS-51型单片机的16位地址总线，P0口还是8位的数据总线。 2）P3口多用于第二功能输入或输出。 3）通常只有P1口用于一般输入输出。 4）系统复位后，P0-P3口的32个管脚均输出高电平，因此在系统的设计过程中应保证这些管脚控制的外设不会因为系统复位而发生误动作。 5）每个并行口，可定义一部分管脚为输入口，另一部分管脚为输出脚，没有使用的管脚可以悬空。,2.4.5 并行I/O口的特点,2.5 80C51的工作方式,80C51单片机的工作方式有程序运行方式和低功耗方式两种。 程序运行

30、方式是单片机应用系统正常运行时的工作方式；低功耗工作方式是80C51单片机的辅助工作方式。,2.5.1 程序运行方式,80C51在启动运行时首先进入复位状态（通过复位操作），然后再脱离复位状态进入到程序运行状态，即系统进入程序运行工作方式。系统工作于程序运行方式时，CPU不断从程序存储器读取并执行指令以实现设定的功能。 由于复位操作使PC的内容被置为0000H，因此程序运行方式下CPU总是从0000H单元开始执行指令。,2.5.2 低功耗方式,80C51单片机具有待机和停机两种低功耗工作方式，以降低系统功耗。 低功耗方式下VCC的输入由后备电源提供。若要使单片机进入待机或停机工作方式，需要对电

31、源控制寄存器PCON进行操作。低功耗方式的进入和退出均由内部SFR区的电源控制寄存器PCON进行控制。,2.5.2 低功耗方式,PCON单元地址为87H，其中5位有定义，控制字格式如下表。 PCON的低4位用于低功耗方式的控制。,IDL：待机方式控制位，该位为1时进入待机方式。 PD：停机方式控制位，该位为1时进入停机方式。 （当PD、IDL同时为1时等同于PD=1的情况，即单片机进入停机工作方式。）,2.5.2 低功耗方式,GF1、GF0：通用标志位，用作指示中断操作是在程序运行方式下还是在待机方式下发生的。 在待机方式设置指令之前先执行置位GF0（或GF1）为“1”的指令；当中断发生时，在

32、中断服务程序中可检测通用标志位，如检测到GF0（或GF1）为“1”，则表示是在待机方式下进入的中断。,2.5.2 低功耗方式,若要使单片机进入待机或停机工作方式，需要执行指令使电源控制寄存器PCON的IDL位（或PD位）为“1”的就可以了。 51单片机复位时，PCON的值为0XXX0000B。,1. 待机方式（节电方式）,2.5.2 低功耗方式,程序运行过程中，当CPU无工作任务或用户不希望它执行程序时，可通过执行一条使IDL置“1”的指令使单片机进入待机方式。 待机方式下CPU工作暂停，处于待机状态，其状态被完整保存。片内RAM单元和SFR的内容将保持不变，I/O引脚状态也保持不变，ALE和PSEN保持高电平状态。待机方式可以降低功耗，工作电流一般为1.75mA，是程序运行方式时的15%左右。,1）硬件复位使PCON的内容恢复为初值，IDL位被清零，单片机退出待机方式。 2）待机期间触发任何允许的中断请求将会