计算机原理课程设计2013(6、8专业)new.ppt

1、,计算机原理课程设计时间安排,计算机原理课程设计,1、课程设计的题目 2、课程设计完成的内容 3、课程设计的基本要求 4、课程设计的具体步骤 5、考核方式 6、典型VHDL程序分析 7、注意事项,1、课程设计的题目,题目：设计一台嵌入式CISC模型计算机 采用定长CPU周期、联合控制方式，并运行能完成一定功能的机器语言源程序进行验证，机器语言源程序功能如下： A类（最高成绩为“优”） 1、连续输入5个有符号整数（8位二进制补码表示）存入RAM的连续存储区域，再从RAM中依次读出这5个数，求所有正数的平方和并输出显示。 2、连续输入5个有符号整数（8位二进制补码表示）存入RAM的连续存储区域，再

2、从RAM中依次读出这5个数，求最大负数的绝对值并输出显示。 B类（最高成绩为“良”） 1、输入5个有符号整数（8位二进制补码表示），求所有正数的平方和并输出显示。 2、输入5个有符号整数（8位二进制补码表示），求最大负数的绝对值并输出显示。,1、课程设计的题目,说明： 5个有符号数从外部输入； 一定要使用符号标志位（比如说SF），并且要使用为负的时候转移（比如JS）或不为负的时候转移（比如JNS）指令； 采用单数据总线结构的运算器。 （范例）求1到任意一个整数N之间的所有奇数之和并输出显示，和为单字长 说明：N从开关输入，和从数码管输出，然后输出显示停止。,2、课程设计完成的内容,1.完成系统

3、的总体设计，画出模型机数据通路框图； 2.设计微程序控制器（CISC模型计算机）的逻辑结构框图； 3.设计机器指令格式和指令系统； 4.设计时序产生器电路； 5.设计所有机器指令的微程序流程图； 6.设计操作控制器单元； 在CISC模型计算机中，设计的内容包括微指令格式（建议采用全水平型微指令）、微指令代码表（根据微程序流程图和微指令格式来设计）和微程序控制器硬件电路（包括地址转移逻辑电路、微地址寄存器、微命令寄存器和控制存储器等。具体电路根据微程序控制器的逻辑结构框图、微指令格式和微指令代码来设计）。,2、课程设计完成的内容,7.设计模型机的所有单元电路，并用VHDL语言（也可使用GDF文件

4、-图形描述文件）对模型机中的各个部件进行编程，并使之成为一个统一的整体，即形成顶层电路或顶层文件； 8.由给出的题目和设计的指令系统编写相应的汇编语言源程序； 9.根据设计的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设计到模型机中的ROM中去； 10.使用EDA软件进行功能仿真，要保证其结果满足题目的要求；（其中要利用EDA软件提供的波形编辑器，选择合适的输入输出信号及中间信号进行调试。） 11.器件编程，并在EDA实验平台上进行操作演示。,3、课程设计的基本要求,该课程设计作为一门独立的课程，要求学生掌握CISC模型机的组成和工作原理（CISC模型机可以是任何计算机组成原理教

5、材上的结构图），学会Altera MAX+plus 或Quartus EDA软件的使用，能用EDA软件设计一个能完成一定功能的模型计算机，并通过功能仿真和在EDA实验平台上运行一个程序来验证模型机设计的正确性。,4、课程设计的具体步骤（1）,一、完成系统的总体设计,说明：范例中设计时，外部时钟信号上边沿有效。,4、课程设计的具体步骤（1）,一、完成系统的总体设计（续）,注意一：在EDA软件设计时，所有的输出总线不能直接连接，需增加多路选择器。,注意二：在EDA软件设计时，RAM的数据总线设计为单独的输入总线与输出总线。,注意三：在RAM设计时，需增加RAM的读写信号和片选信号，在微指令格式和微

6、程序控制器时也必须同时考虑,4、课程设计的具体步骤（2）,二、设计控制器的逻辑结构框图,说明： 在T4内形成微指令的微地址，并访问控制存储器，在T2的上边沿到来时，将读出的微指令打入微指令寄存器，即图中的微命令寄存器和微地址寄存器。,4、课程设计的具体步骤（3）,三、设计机器指令格式和指令系统,模型机规定数据的表示采用定点整数补码表示，单字长为8位，其格式如下：,4、课程设计的具体步骤（4）,四、设计时序产生器电路,4、课程设计的具体步骤（5）,五、设计微程序流程图,微程序控制器的设计过程 （1）根据微处理器结构图、指令格式和功能设计所有机器指令的微程序流程图，并确定每条微指令的微地址和后继微

7、地址； （2）设计微指令格式和微指令代码表； （3）设计地址转移逻辑电路； （4）设计微程序控制器中的其它逻辑单元电路，包括微地址寄存器、微命令寄存器和控制存储器； （5）设计微程序控制器的顶层电路（由多个模块组成）。,4、课程设计的具体步骤（5）,五、设计微程序流程图（续）,4、课程设计的具体步骤（6）,六、设计操作控制器单元（即微程序控制器）,（1）设计微指令格式和微指令代码表 CISC模型机系统使用的微指令采用全水平型微指令，字长为25位，其中微命令字段为17位，P字段为2位，后继微地址为6位，其格式如下：,程序计数器PC的功能表,寄存器选择,算术逻辑运算单元ALU的功能表,具体功能根据

8、实际情况设计,4、课程设计的具体步骤（6）,六、设计操作控制器单元（续）,RAM的功能表,WR_O和LED_B一起控制输出，也可以省去WR_O；CS_I为ROM的片选信号。,注意：若设计两个AR（AR1、AR2）或者PC的输出与访问RAM的地址公用 一个AR时，会增加一个多路选择器和一个控制信号。,CISC模型机中RAM芯片的读写操作时序图,注意：针对书上的图已略作修改。此处CS、WR只受时序T2和T3控制，不再受Q控制。,4、课程设计的具体步骤（6）,LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL

9、; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY RAM IS PORT( WR,CS:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0) ); END RAM; ARCHITECTURE A OF RAM IS TYPE MEMORY IS ARRAY(0 TO 31) OF STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCES

10、S(CS,WR) VARIABLE MEM:MEMORY; BEGIN IF(CSEVENT AND CS=0) THEN IF(WR=0) THEN -写RAM MEM(CONV_INTEGER(ADDR(4 DOWNTO 0):=DIN; ELSIF(WR=1) THEN -读RAM DOUT=MEM(CONV_INTEGER(ADDR(4 DOWNTO 0); END IF; END IF; END PROCESS; END A;,4、课程设计的具体步骤（6）,范例设计时的微指令列表,4、课程设计的具体步骤（6）,（2）设计地址转移逻辑电路 地址转移逻辑电路是根据微程序流程图中的棱形框部

11、分及多个分支微地址，利用微地址寄存器的异步置“1”端，实现微地址的多路转移。 由于微地址寄存器中的触发器异步置“1”端低电平有效，与A4A0对应的异步置“1”控制信号SE5SE1的逻辑表达式为：（A5的异步置“1”端SE6实际未使用）,（3）设计微程序控制器中的其它逻辑单元电路，包括微地址寄存器、微命令寄存器和控制存储器； （4）设计微程序控制器的顶层电路（由多个模块组成）。,4、课程设计的具体步骤（7）,七、设计单元电路,设计模型机中的所有单元电路，并用VHDL语言（也可使用GDF文件-图形描述文件）对模型机中的各个部件进行编程，并使之成为一个统一的整体，即形成顶层电 路或顶层文件。 具体设

12、计方法详见教材第4章。,范例对应的顶层电路图。,4、课程设计的具体步骤（7）,4、课程设计的具体步骤（8）,八、编写汇编语言源程序,由给出的题目（范例）和设计的指令系统编写相应的汇编语言源程序。 算法思想为：采用R0寄存器存放从开关输入的任意一个整数，R1存放 准备参加累加运算的奇数，R2存放累加和，用一个循环程序实现如下：,IN1 R0 功能：从开关输入任意一个整数nR0 MOV R1,1 将立即数1R1(R1用于存放参与运算的奇数) MOV R2,0 将立即数0R2(R2用于存放累加和) L1: CMP R0,R1 将R0的整数n与R1的奇数进行比较，锁存CY/FC和ZI/FZ JB L2

13、 小于,则转到L2处执行 ADD R1,R2 否则,累加求和;并将R1的内容加2,形成下一个奇数 INC R1 INC R1 JMP L1 跳转到L1处继续执行 L2: OUT1 R2 输出累加和 JMP L2 循环显示,4、课程设计的具体步骤（9）,九、编写机器语言源程序,根据设计的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设计到模型机中的ROM中去。 与3.3.8中汇编语言源程序对应的机器语言源程序如下：,助记符 地址（十六进制） 机器代码 功能 IN1 RO 00 10000000 (SW) R0 MOV R1,1 01 10010001 1R1 02 00000001

14、MOV R2,0 03 10010010 0R2 04 00000000 L1: CMP R0,R1 05 10100001 (R0)-(R1),锁存标志 JB L2 06 10110000 L2PC 07 00001101 ADD R1,R2 08 11000110 (R1)+(R2)R2 INC R1 09 11010001 (R1)+1R1 INC R1 0A 11010001 (R1)+1R1 JMP L1 0B 11100000 L1PC 0C 00000101 L2: OUT1 R2 0D 11111000 (R2)LED JMP L2 OE 11100000 L2PC 0F 00

15、001101,4、课程设计的具体步骤（10）,十、编译和功能仿真,在完成第1步至第9步的所有设计后，使用EDA软件对模型计算机（顶层电 路或顶层文件）进行编译，编译通过后再进行功能仿真，其中要利用EDA软件 提供的波形编辑器，选择合适的输入输出信号及中间信号进行调试，要保证 仿真的结果满足题目的要求。 若编译的过程中出现错误或仿真的结果不正确，要分析错误的原因，找 出问题所在，这可能会修改到3.3.1至3.3.9中的任何一个或多个设计步骤。,助记符 地址（十六进制） 机器代码 IN1 RO 00 10000000 MOV R1,1 01 10010001 02 00000001 MOV R2,

16、0 03 10010010 04 00000000 L1: CMP R0,R1 05 10100001 JB L2 06 10110000 07 00001101 ADD R1,R2 08 11000110 INC R1 09 11010001 INC R1 0A 11010001 JMP L1 0B 11100000 0C 00000101 L2: OUT1 R2 0D 11111000 JMP L2 OE 11100000 0F 00001101,课程设计的具体步骤（11）,十一、器件编程（若有实验条件）,5、考核方式（1）,为考核学生的实际动手能力，避免高分低能现象，同时也为了避免课程设

17、计报告的抄袭现象的出现，拟采用如下考核方式： 1.动手能力占60%；动手能力的考核主要包括：设计题目的难易程度、设计进度的快慢、实验设备的完好率、设计的最后结果（在实验台上能正确运行机器语言源程序），以及回答问题（或答辩）的正确性等。,答辩内容： 在微程序流程图中，能指出任何一个CPU周期内完成的操作及所需的控制信号，并能说出设计时这些控制信号是高电平有效，还是低电平有效； 调试与仿真； 指令的微程序流程图； 其它理论知识。,2.课程设计报告占30%；课程设计报告的考核主要包括：设计题目的难易程度、设计原理的正确性、报告书写是否认真、是否有抄袭现象等。 若课程设计报告为抄袭，总评成绩将直接给不

18、及格。,5、考核方式（2）,课程设计报告的内容包括： （1）课程设计的题目（设计一台嵌入式CISC模型机）； （2）CISC模型机数据通路框图； （3）操作控制器的逻辑框图； （4）模型机的指令系统和所有指令的指令格式； （5）所有机器指令的微程序流程图； （6）嵌入式CISC模型计算机的顶层电路图； （7）汇编语言源程序； （8）机器语言源程序； （9）机器语言源程序的功能仿真波形图及结果分析； （10）故障现象和故障分析； （11）心得体会； （12）软件清单，含各个部件的VHDL源程序（.vhd）或图形描述文件（.gdf）。 3.平时表现占10%。平时表现的考核主要包括：考勤、学习态度等

19、。,6、VHDL程序结构及含义（1）,P20【程序1】-组合逻辑电路 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_SIGNED.ALL; ENTITY ALU IS PORT( A: IN STD_LOGIC_VECTOR(7 DOWNTO 0); B: IN STD_LOGIC_VECTOR(7 DOWNTO 0); S1,S0: IN STD_LOGIC; ALUOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ; SF,ZF: OUT STD_LOGIC ); END ALU; ARCHITECTURE A OF ALU IS SIGNAL AA,BB,TEMP:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN PROCESS BEGIN IF(S1=0 AND S0=0) THEN -执行加法运算 AA=0,6、VHDL程序结构及含义（2）,ELSIF(S1=0 AND S0=1) THEN -执行比较或减法运算 ALUOUT=A-B; IF(AB) THEN SF=1; ZF=0; ELSIF(A=B) THEN SF=0; ZF=1; ELSE SF=0; ZF=0;