2010数字电路与逻辑设计_徐秀平_主编_第3章__组合逻辑电路答案.ppt

1、第3章 组合逻辑电路习题,3-1题,3-3题,功能：奇偶校检电路，计算奇数个1的个数,3-4题,AB,AB,A=B,4位集成并行进位加法芯片 74HC283简介,管脚图,逻辑符号,扩展：由两片4位加法器扩展成8位加法器,扩展电路,3-6题,则当M0时，74HC283(1)：A4A8 ，A3A7，A2=A6，A1A5。74HC283(2)：A4A4， A3A3， A2A2，A1=A1，C0=0,做加法后和为 Y7Y0=A8A7 A6 A5A4A3A2A1 +B8 B7B6 B5B4 B3 B2B1 =A+B,分析下图所示电路的逻辑功能,3-6题,则当M1时，74HC283(1)：A4A8，A3A

2、7，A2=A6，A1A5。74HC283(2)：A4A4， A3A3， A2A2，A1=A1，C0=1,做加法后和为 Y7Y0=A8A7 A6A5A4A3 A2 A1 B8B7B6B5B4B3B2B1=A+B+1=B-A,故此电路是一个二进制加减法电路,4位数值比较器芯片74HC85简介,管脚图,逻辑符号,扩展端：来自低位片的比较结果。,74HC85功能表,扩展：由两片74HC85扩展成两个8位二进制数比较电路,在单独使用或作为最低位片使用时，为了不影响比较结果，低位片级联输入AB、AB应置，A=B置。,3-7题,2优先编码器,优先编码器的输入信号允许同时有多个输入，但信号存在优先权高低之分，

3、根据优先权高低进行编码输出 。,真值表,4线-2线优先编码器,优先权最高,优先权最低,集成8线-3线优先编码器74HC148简介,管脚图,逻辑符号,输入选通端,输入端,输出端,输出扩展端,选通输出端,8线-3线优先编码器74HC148的功能表,说明：, 输入选通端，为高电平时，禁止编码，输出端A2A1A0=111， 和EO均为高电平,8线-3线优先编码器74HC148的功能表,说明：, 为低电平时，允许编码，如无输入信号，则输出端A2A1A0=111，且 为高电平，EO为低电平,8线-3线优先编码器74HC148的功能表,说明：, 为低电平时，允许编码，有输入信号，则输出端为反码， 优先权最高

4、， 为低电平，EO为高电平,3-8题,第一片的A2=A1=A0=1,EO=0,第二片的 A2=0，A1=A0=1,D3D2D1D0=1011,(1),第一片的A2A1A0=101,EO=1,第二片的 A2A1A0=111,D3D2D1D0=0101,(2),3-8题,第一片的A2=A1=A0=1,EO=1,第二片的 A2A1A0=111,D3D2D1D0=0111,(3),第一片的A2A1A0=111,EO=0,第二片的 A2A1A0=111,D3D2D1D0=0111,(4)均高,3-8题,第一片的A2A1A0=111,EO=0,第二片的 A2A1A0=111,D3D2D1D0=1111,(

5、4),逻辑功能： 16线4线优先编码器,1二进制译码器,如果译码器的输入的二进制代码为N位，输出的信号个数为2N，这样的译码器被称为二进制译码器，也称为N线-2N线译码器。,2线-4线译码器真值表,输出端逻辑式,译码器的输出等于输入二进制代码的最小项，故又称为最小项译码器,集成的3线-8线译码器 74HC138简介,管脚图,逻辑符号,地址输入端,输入控制端,输出端,功能表,说明：,当G1为低电平或者 和 有一个为高电平时，禁止译码，输出全部为高电平；,说明：,当G1为高电平，且 和 同时为低电平时，允许译码，输出为最小项取反，低电平有效；,3-11题,用74HC138和与非门实现逻辑函数,4选

6、1数据选择器,真值表,当 ，输出端的逻辑式,推广所有的数据选择器，其输出端的逻辑式可写成,选择输入的二进制代码的位数,二进制代码构成的最小项,数据输入端,3-13题(2),3-14题(1),3-16题,(1)A3A2A1A0=1010，优先编码器74HC147输出的是反码，非门的作用是将反码转换为原码 (2)所有按钮不动作时，输入端接高电平，74HC147输出1)A3A2A1A0=1111，数码显示器显示0 (3)同时按下3，4，7键时，优先编码器74HC147会优先对7进行编码，所以数码显示器显示“7”,3-18题,设计一组合逻辑电路，当控制端M=0时，实现两个1位二进制数全加器；当控制端M=1时，实现两个1位二进制数全减器。要求： （1）用门电路实现；（2）用两片译码器74HC138及与非门实现；（3）用双4选174HC153及必要的门电路实现。,（1）用门电路实现,（2）用两片译码