VHDL(绪论)硬件描述语言与数字逻辑电路设计

1、VHDL硬件描述语言与数字逻辑电路设计,课程基本内容, EDA介绍 数字系统硬件设计概述 VHDL语言 基本数字电路设计举例 常用EDA软件的使用,课程考核,期末考试70 平时30,第一章：数字系统硬件设计概述,一：数字系统和集成电路的发展 二：数字系统设计方法 三：数字系统设计与EDA技术 四：数字系统EDA设计语言,一：数字系统和集成电路的发展,第一阶段：利用晶体管，电阻，二极管等电子元 件设计成各式各样的逻辑门，如NOT，AND，OR，NAND，NOR等小规模集成电路（Small Scale Integrated Circuit, SSI）； 第二阶段：以上述基本逻辑门配合卡诺图化简，设

2、计出译码器（Decoder），复用器(Multiplexer）,加法器（Adder）,触发器（Flip Flop）,移位寄存器（Shift Register）,计数器（Counter）等中规模集成电路（Medium Scale Integrated Circuit, MSI）；,一：数字系统和集成电路的发展,第三阶段：再由这些MSI 慢慢地扩大，成为大规模和超大规模集成电路LSI，VLSI等。 目前：目前在数字控制电路上所要求的功能，大都通过可编程逻辑设备(Programmable Logic Device, PLD)，现场可编程门阵列(Field Programmable Gate Arra

3、y, FPGA)，微控制器(Micro Controller)，微处理器(Micro Processor)，以及专用IC(Application Specific Integrated Circuit, ASIC)等芯片来规划完成。,二：数字系统设计方法,1自下而上(Bottom Up)的设计方法 自下而上的设计方法即结构设计方法是集成电路系统的基本设计方法。其基本思想是将复杂的系统逐层进行功能块划分和描述功能块的拓扑连接，直到用底层模块或部件来描述。当完成底层模块或部件的描述后，自下而上进行层次扩展和层次功能的仿真验证，从而完成整个系统的功能设计和验证。最后，根据底层模块或部件的几何图形和拓

4、扑连接关系完成布图设计和验证。,二：数字系统设计方法,结构设计方法的主要特点： 是按层次模块化、结构化。每个层次的各个模块表示一个子系统或子功能，模块对外表现为一个“黑盒”，黑盒用行为功能来描述并提供与外部的连接端口；系统结构清晰明了。结构设计方法至今仍有广泛应用，在某些场合和设计阶段应用还可以得到很好的效果。,二：数字系统设计方法,但是，结构设计方法作为传统的系统硬件设计方法，在系统设计的早期就将系统人为地分为硬件和软件两个部分，并先分别独立进行硬件和软件设计，软件的开发受到硬件的严格限制。系统硬件的设计则是从选择具体元器件开始的，用选中的元器件进行逻辑电路设计，完成系统各独立功能模块设计，

5、然后再将各功能模块连接起来，完成整个系统的硬件设计；软件设计和调试常常要在硬件设计完成之后。这种设计方法的缺点是显然的，如要求设计者具有丰富的设计经验，设计过程反复较多，开发效率低，可移植性差，可继承性差，开发时间长，不易修改设计等等。总之，由于自下而上设计方法的设计策略是从基本部件出发，逐步组合形成复杂的系统，因而有可能存在错误理解系统功能的风险。,二：数字系统设计方法,2自上而下(Top Down)的设计方法 就是从系统总体要求出发，自上至下地逐步将设计内容细化，最后完成系统硬件的整体设计。 在利用HDL的硬件设计方法中，设计者将自上至下分成3个层次对系统硬件进行设计。第一层次是对整个系统

6、的数学模型的描述，称为行为描述。第二层次是采用RTL（数据流或寄存器传输）方式导出系统的逻辑表达式，供逻辑综合使用，称为RTL方式描述。第三层次则是逻辑综合，即利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件，这相当于在人工设计硬件电路时，根据系统要求画出系统的逻辑原理图。,二：数字系统设计方法,自上而下的设计方法便于从系统级划分和管理整个项目，简化了设计队伍的管理，减少了不必要的重复并提高了设计的一次成功率。同时，还可以提供整个设计过程中的各设计阶段的统一规范管理，包括系统的测试和各层次的模拟仿真验证。另外，自上而下的设计方法更符合人们的设计思维习惯，可以大大提高开发效

7、率、可继承性以及缩短开发时间，所以得到广泛应用。很多EDA设计工具都支持自上而下的设计方法。 自上而下的设计策略是逐步细化规格，把每个部件分解为更小的部件，最低层是基本部件，但这种设计方法还在不断地完善之中。实际应用中常常将自下而上的设计方法和自上而下的设计方法结合起来使用。,二：数字系统设计方法,4. 传统的系统硬件设计方法的主要特征： 采用自下至上的设计方法； 采用通用的逻辑元、器件； 在系统硬件设计的后期进行仿真和调试； 主要设计文件是电原理图。,二：数字系统设计方法,5. 利用HDL语言设计系统硬件方法的特点： 采用自上至下的设计方法； 系统中可大量采用ASIC芯片； 采用系统早期仿真

8、； 降低了硬件电路设计难度； 主要设计文件是用HDL语言编写的源程序。,三：数字系统设计与EDA技术,EDA概述 EDA就是以计算机为工作平台、以EDA软件工具为开发环境、 以硬件描述语言为设计语言、以ASIC为实现载体的电子产品自动化设计过程，它包括半导体工艺设计自动化、可编程逻辑器件设计自动化、电子系统设计自动化、 印刷电路板PCB（Printed Circuit Board）设计自动化、仿真测试、故障诊断以及形式验证自动化。需要说明的是，这里所讲的是狭义的EDA，没有包括模拟电路的设计自动化。,三：数字系统设计与EDA技术,EDA作为一门崭新的学科， 它的知识体系结构为： 现代电子设计理

9、论； 可编程逻辑器件原理、 结构及应用； 硬件描述语言； EDA工具的开发和应用； EDA设计方法论； EDA的应用及实践。,历史回顾：可编程逻辑集成电路的发展,从到和,在数字电子系统领域，存在三种基本的器件类型：存储器、微处理器和逻辑器件。 存储器用来存储随机信息，如数据表或数据库的内容。 微处理器执行软件指令来完成范围广泛的任务，如运行字处理程序或视频游戏。 逻辑器件提供特定的功能，包括器件与器件间的接口、数据通信、信号处理、数据显示、时序和控制操作、以及系统运行所需要的所有其它功能。 逻辑器件可分类两大类 - 固定逻辑器件和可编程逻辑器件。 一如其名，固定逻辑器件中的电路是永久性的，它们

10、完成一种或一组功能 - 一旦制造完成，就无法改变。 另一方面，可编程逻辑器件（PLD）是能够为客户提供范围广泛的多种逻辑能力、特性、速度和电压特性的标准成品部件 - 而且此类器件可在任何时间改变，从而完成许多种不同的功能。,可编程逻辑器件（Programmable Logic Device，简称为 PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。目前生产和使用的PLD产品主要有PROM、现场可编程逻辑阵列 FPLA（Field Programmable Logic Array）、可编程阵列逻辑 PAL（ Programmable Array Logic）

11、、通用阵列逻辑 GAL（Generic Array Logic）、可擦除的可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）、现场可编程门阵列 FPGA（Field Programmable Gate Array）等几种类型。其中EPLD、CPLD、 FPGA的集成度较高，属于高密度PLD。,0.1可编程只读存储器（）,可编程只读存储器PROM（包括EPROM、EEPROM）其内部结构是由“与阵列”和“或阵列”组成。它可以用来实现任何以“积之和”形式表示

12、的各种组合逻辑。 熔丝（Fuse）或反熔丝（Antifuse）编程器件采用PROM结构。PROM的总体结构与掩模ROM相同，所不同的是在出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件。存储元件通常有两种电路形式：一种是由二极管组成的结破坏型电路；另一种是由晶体三极管组成的熔丝型电路，结构示意图如图1.1.1所示。,图1.1.1 PROM 结构示意图,在结破坏型PROM中，每个存储单元都有两个对接的二极管。这两个二极管将字线与位线断开，相当于每个存储单元都存有信息“ 0”。如果将某个单元的字线和位线接通，即将该单元改写为“1”，需要在其位线和字线之间加100mA150mA电流，击穿D1（使

13、D1的 PN结短路）。这样，该单元就被改写为“1”。 PROM的存储单元一旦由“0”改写为“1”或由“1”改写为“0”，就变成固定结构，因此只能进行一次编程。所以可编程只读存储器（PROM）也称为一次可编程只读存储器。,在产品的开发设计过程中，设计人员可以通过编程器将所需内容（程序和数据）自行写入PROM中得到所要求的ROM。 PROM的不断发展结果是EPROM,EEPROM,FLASH MEMORY的诞生 思考作业：PROM,EPROM,EEPROM,FLASH MEMORY的工作原理，理论基础,0.2可编程逻辑阵列（）,可编程逻辑阵列（）是为解决 的速度和输入端方面受到限制的问题而提出的解

14、决方案 是由大量的和“与”阵列相连接的输入端构成在“与”阵列中，通过对不同的连接点编程，可将信号按各种不同的组合“与”在一起“与”阵列的输出又连接到一个“或”阵列在“或”阵列中，“与”阵列所输出的各“与”项按不同的组合方式“或”在一起，最后产生出或阵列的输出,可编程逻辑阵列就其典型电路结构形式而言，可以看成是由一个与门阵列和一一个或门阵列组成的。,如同一样可用外接触发器来构成状态机状态机是所有控制逻辑的基本构筑模块 的出现使的开发出最简易的高级语言ABEL，PALASM和CUPL用这些语言可把布尔方程式转换为数据文件，这些文件可用于编程内部各阵列的连接点 简易高级语言的出现为可编程器件开辟了一

15、个新领域,可编程阵列逻辑（）,是的一个变种，类似于类似，它也有一个输入位数宽，可编程的“与”阵列，但不同的是其内部的“或”阵列是固定的而且器件里包含大量的反相器就减少了对大规模“或”阵列的需求由此节省出的芯片面积又可以被用来制造其他基本逻辑器件，最重要的是可以把时钟控制元件（最典型触发器）也做到里 由于以上原因，极大增加了的复杂性和使用潜力，也产生了一种对新编程方法的要求，于是第一个硬件描述语言（）诞生了,工作原理图,0.3掩膜门阵列,一个专用集成电路，或者叫，它并不是可编程器件，但却是将技术开发引向和的重要先驱,0.4CPLD和FPGA,理想情况是，硬件工程师需要的某种器件既具有的优点电路的

16、高密度和高速度，又同时具有一个可编程器件较短的转换功能时间解决办法来自于两种新型器件：复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）,CPLD和FPGA,很短的交货时间 可编程的 没有费用,高密度性 能实现许多逻辑函数 速度相对较快,门阵列,可编程逻辑器件的两种主要类型是现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。 在这两类可编程逻辑器件中，FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。 现在最新的FPGA器件，如Xilinx Virtex系列中的部分器件，可提供八百万系统门（相对逻辑密度）。 这些先进的器件还提供诸如内建的硬连线处理器（如IBM Po

17、wer PC）、大容量存储器、时钟管理系统等特性，并支持多种最新的超快速器件至器件（device-to-device）信号技术。 FPGA被应用于范围广泛的应用中，从数据处理和存储，以及到仪器仪表、电信和数字信号处理等。,与此相比，CPLD提供的逻辑资源少得多 - 最高约1万门。 但是，CPLD提供了非常好的可预测性，因此对于关键的控制应用非常理想。 而且如Xilinx CoolRunner系列CPLD器件需要的功耗极低，并且价格低廉，从而使其对于成本敏感的、电池供电的便携式应用（如移动电话和数字手持助理）非常理想。 可编程逻辑的价值在于其缩短电子产品制造商开发周期，以及帮助他们更快地将产品推

18、向市场的能力。 随着PLD供应商继续致力于在可编程逻辑器件中集成更多的功能、降低其成本并提高能够节约时间的IP核心的可用性，可编程逻辑一定会在数字设计人员中进一步普及开来。,三：数字系统设计与EDA技术,EDA的发展概况 集成电路技术的发展不断地给EDA技术提出新的要求，对EDA技术的发展起了巨大的推动作用。从20世纪60年代中期开始， 人们就不断地开发出各种计算机辅助设计工具来帮助设计人员进行集成电路和电子系统的设计。 近40年来， EDA技术大致经历了 计算机辅助设计CAD（Computer Aided Design） 计算机辅助工程CAE（Computer Aided Engineeri

19、ng）和 电子系统设计自动化ESDA（Electronic System Design Automation）三个发展阶段。,三：数字系统设计与EDA技术,1CAD阶段（20世纪60年代中期20世纪80年代初） 20世纪70年代，随着中、小规模集成电路的开发和应用，传统的手工制图设计印刷电路板和集成电路的方法已无法满足设计精度和效率的要求， 于是工程师们开始进行二维平面图形的计算机辅助设计， 这样就产生了第一代EDA工具， 设计者也从繁杂、 机械的计算、布局和布线工作中解放了出来。 但在EDA发展的初始阶段， EDA工具的供应商只有几家，产品几乎全部面向PCB设计、电路模拟或IC版图设计。例如

20、，目前常用的PCB布线软件Protel的早期版本Tango、用于电路模拟的SPICE软件以及后来产品化的IC版图编辑与设计规则检查系统等软件，都是这个时期的产品。,三：数字系统设计与EDA技术,20世纪80年代初，随着集成电路规模的增大， EDA技术有了较快的发展。更多的软件公司，如当时的Mentor公司、Daisy Systems及Logic System公司等进入EDA领域，开始提供带电路图编辑工具和逻辑模拟工具的EDA软件， 主要解决了设计实现之前的功能检验问题。 总的来讲，这一阶段的EDA水平还很低， 对设计工作的支持十分有限，主要存在两个方面的问题需要解决：,三：数字系统设计与EDA

21、技术, EDA软件的功能单一、相互独立。这个时期的EDA工具软件都是分别针对设计流程中的某个阶段开发的，一个软件只能完成其中的一部分工作， 所以设计者不得不在设计流程的不同阶段分别使用不同的EDA软件包。 然而， 由于不同的公司开发的EDA工具之间的兼容性较差，为了使设计流程前一级软件的输出结果能够被后一级软件接受，就需要人工处理或再运行另外的转换软件， 这往往很繁琐， 势必影响设计的速度。 对于复杂电子系统的设计，不能提供系统级的仿真和综合， 所以设计中的错误往往只能在产品开发的后期才能被发现， 这时再进行修改十分困难。,三：数字系统设计与EDA技术,2 CAE阶段（20世纪80年代初期20

22、世纪90年代初期） 这个阶段在集成电路与电子系统设计方法学以及设计工具集成化方面取得了许多成果。各种设计工具，如原理图输入、 编译与连接、 逻辑模拟、 逻辑综合、 测试码生成、 版图自动布局以及各种单元库均已齐全。 不同功能的设计工具之间的兼容性得到了很大改善，那些不走兼容道路、 想独树一帜的CAD工具受到了用户的抵制，逐渐被淘汰。EDA软件设计者采用统一数据管理技术，把多个不同功能的设计软件结合成一个集成设计环境。 按照设计方法学制定的设计流程， 在一个集成设计环境中就能实现由寄存器传输级RTL（Register Transfers Level）开始，从设计输入到版图输出的全程设计自动化。

23、在这个阶段， 基于门阵列和标准单元库设计的半定制ASIC得到了极大的发展， 将电子系统设计推入了ASIC时代。 但是，大部分从原理图出发的CAE工具仍然不能适应复杂电子系统的要求， 而且具体化的元件图形制约着优化设计。,三：数字系统设计与EDA技术,3 ESDA阶段（20世纪90年代以来） 20世纪90年代以来， 集成电路技术以惊人的速度发展， 其工艺水平已经达到深亚微米级， 一个芯片上可以集成数百万甚至上千万只晶体管， 工作频率可达GHz。 这不仅为片上系统SOC（System On Chip）的实现提供了可能， 同时也给EDA技术提出了更高的要求，促进了EDA技术的发展。 在这一阶段，出现

24、了以硬件描述语言、 系统级仿真和综合技术为基本特征的第三代EDA技术， 它使设计师们摆脱了大量的具体设计工作，而把精力集中于创造性的方案与概念构思上， 从而极大地提高了系统设计的效率，缩短了产品的研制周期。 EDA技术在这一阶段的发展主要有以下几个方面。,三：数字系统设计与EDA技术,1） 用硬件描述语言来描述数字电路与系统 这是现代EDA技术的基本特征之一， 并且已经形成了VHDL和Verilog HDL两种IEEE（The Institute of Electrical and Electronics Engineers， 电气和电子工程师协会）标准硬件描述语言。它们均能支持系统级、算法级

25、、RTL级（又称数据流级）和门级各个层次的描述或多个不同层次的混合描述，涉及的领域有行为描述和结构描述两种形式。 硬件描述与实现工艺无关，而且还支持不同层次上的综合与仿真。硬件描述语言的使用规范了设计文档， 便于设计的传递、 交流、 保存、 修改及重复使用。,三：数字系统设计与EDA技术,2） 高层次的仿真与综合 所谓综合，就是由较高层次描述到低层次描述、 由行为描述到结构描述的转换过程；仿真是在电子系统设计过程中对设计者的硬件描述或设计结果进行查错、验证的一种方法。对应于不同层次的硬件描述，有不同级别的综合与仿真工具。高层次的综合与仿真将自动化设计的层次提高到了算法行为级，使设计者无需面对低

26、层电路，而把精力集中到系统行为建模和算法设计上， 而且可以帮助设计者在最早的时间发现设计中的错误， 从而大大缩短了设计周期。,三：数字系统设计与EDA技术,3） 平面规划技术 平面规划（Floorplaning）技术对逻辑综合和物理版图设计进行联合管理，做到在逻辑综合早期设计阶段就考虑到物理设计信息的影响。通过这些信息，可以再进一步地对设计进行综合和优化，并保证不会对版图设计带来负面的影响。 这在深亚微米级布线时延已经成为主要时延的情况下，对加速设计过程的收敛与成功是有所帮助的。在Synopsys和Cadence等著名公司的EDA系统中都采用了这项技术。,三：数字系统设计与EDA技术,5）开放

27、性、标准化框架结构的集成设计环境和并行设计工程 近年来，随着硬件描述语言等设计数据格式的逐渐标准化， 不同设计风格和应用的要求使得有必要建立开放性、标准化的EDA框架。 所谓框架， 就是一种软件平台结构，为EDA工具提供操作环境。框架的关键在于建立与硬件平台无关的图形用户界面以及工具之间的通信、设计数据和设计流程的管理等，此外还包括各种与数据库相关的服务项目。任何一个EDA系统只要建立一个符合标准的开放式框架结构，就可以接纳其它厂商的EDA工具一起进行设计工作。这样，框架作为一套使用和配置EDA软件包的规范，就可以实现各种EDA工具间的优化组合，并集成在一个易于管理的统一环境下，实现资源共享。

28、,三：数字系统设计与EDA技术,针对当今电子设计中数字电路与模拟电路并存、 硬件设计与软件设计并存以及产品更新换代快的特点，并行设计工程CE（Concurrent Engineering）要求一开始就从管理层次上把工艺、 工具、任务、智力和时间安排协调好； 在统一的集成设计环境下， 由若干相关的设计小组共享数据库和知识库，同步进行设计。 CE改变了传统的设计过程中，过分依赖专业分工和设计人员过分强调所学专业知识的状况。,四：数字系统EDA设计语言,HDL语言的产生 目前, 电子系统正向着集成化、 大规模和高速度的方向发 展, 所需要的集成电路的规模越来越大, 复杂程度也越来越高。 对于如此大规

29、模和复杂电路的设计问题, 传统的门级描述方法显得过于琐碎, 因而难以理解和管理, 这就迫使人们寻求更高抽象层次的描述方法和采用高层次的、 自顶向下的设计方法。逻辑图和布尔方程虽然可用来描述硬件且抽象程度高于门级描述方法, 但对于复杂的电路, 这种描述仍显得过于繁琐而不便于使用; 在高于逻辑级的抽象层次上, 这种方法很难以简练的方式提供精确的描述, 在自顶向下的设计方法中不能再把它当作主要的描述手段。,四：数字系统EDA设计语言,硬件描述语言(Hardware Description Language, HDL)就是顺应人们的这一需要而产生和发展起来的, 它是一种能够以形式化方式描述电路的结构和

30、行为并用于模拟和综合的高级描述方法。 HDL具有类似于高级程序设计语言的抽象能力, 有些HDL本身就是从已有的程序设计语言（如PASCAL）发展而来, 但其主要目的是用来编写设计文件并建立硬件电路（器件）的逻辑模型。 硬件系统的基本性质和硬件设计的方法决定了HDL的主要特性。 HDL的语法和语义定义都是为描述硬件的行为服务, 它应当能自然地描述硬件中并行的、 非递归的特性以及时间关系。 一般认为, HDL应当具有以下能力: 能在希望的抽象层次上进行精确而简练的描述。 易于产生用户手册、 服务手册等文件, 以便多人配合工作。,四：数字系统EDA设计语言, 在不同层次上都易于形成用于模拟和验证的设

31、计描述。 在自动设计系统中(例如高层次综合、 硅编译器等)可作为设计输入。 可以进行硬、 软件的联合设计, 消除硬、 软件开发时间上的间隔。 易于修改设计和把相应的修改纳入设计文件中。 在希望的抽象层次上可以建立设计者与用户的通信界面。,四：数字系统EDA设计语言,从 20 世纪60年代开始, 为了解决大规模复杂集成电路的设计问题, 许多EDA厂商和科研机构就建立和使用着自己的电路硬件描述语言, 如Data I/O公司的ABELHDL, Altera公司的AHDL, Microsim公司的DSL, 等等。 这些硬件描述语言各具特色, 普遍收到了优于传统方法的实际效果, 语言本身也在应用中不断地

32、发展和完善, 逐步成为描述硬件电路的重要手段。 然而, 随着HDL应用的逐步深入, 人们发现, 各种非标准HDL之间存在的差异已成为束缚设计者选择最佳的设计环境和进行相互交流的巨大障碍, 因此, 要求HDL标准化的呼声越来越高。,四：数字系统EDA设计语言,VHDL和Verilog HDL语言 美国国防部的工程项目有着众多的承包人, 他们曾使用着多种设计语言, 使得承包人甲的设计不能被承包人乙再次利用, 这就造成了信息交换和设计维护方面的困难。 为了解决这个问题, 20世纪80年代初美国国防部为其超高速集成电路计划(VHSIC)提出了硬件描述语言 VHDL(VHSIC Hardware Des

33、cription Language), 作为该计划的标准HDL格式。 在使用中, VHDL很好地体现了标准化的威力, 因而逐步得到推广。 1987年12月, IEEE（电气和电子工程师协会）正式接受VHDL作为国际标准, 编号为IEEE Stdl0761987, 即VHDL87。,四：数字系统EDA设计语言,VHDL和Verilog HDL语言 1993年, 对VHDL又作了若干修改, 增加了一些功能, 新的标准版本记作IEEE Stdl0761993, 即VHDL93。 严格地说, VHDL93和VHDL87并不完全兼容, 新标准增加了一些保留字并删去了某些属性。 但是, 对VHDL87的源

34、码只需作少许简单的修改就可成为合法的VHDL93代码。 目前, 对VHDL93的扩展工作仍在进行之中, 目标是使VHDL既能描述数字电路, 又能描述模拟电路(VHDLAMS)。,四：数字系统EDA设计语言,VHDL和Verilog HDL语言 概括地说, VHDL具有以下主要优点: VHDL具有强大的功能, 覆盖面广, 描述能力强, 可用于从门级、 电路级直至系统级的描述、 仿真和综合。 VHDL支持层次化设计, 可以在VHDL的环境下, 完成从简练的设计原始描述, 经过层层细化求精, 最终获得可直接付诸生产的电路级或版图参数描述的全过程。 VHDL有良好的可读性。 它可以被计算机接受, 也容

35、易被读者理解。 用VHDL书写的源文件, 既是程序又是文档, 既是技术人员之间交换信息的文件, 又可作为合同签约者之间的文件。 VHDL有良好的可移植性。 作为一种已被IEEE承认的工业标准, VHDL事实上已成为通用的硬件描述语言, 可以在不同的设计环境和系统平台中使用。 使用VHDL可以延长设计的生命周期。 因为VHDL的硬件描述与工艺技术无关, 不会因工艺变化而使描述过时。 与工艺技术有关的参数可通过VHDL提供的属性加以描述, 工艺改变时,只需修改相应程序中的属性参数即可。,四：数字系统EDA设计语言,VHDL和Verilog HDL语言 VHDL支持对大规模设计的分解和已有设计的再利

36、用。 VHDL可以描述复杂的电路系统, 支持对大规模设计进行分解, 由多人、 多项目组来共同承担和完成。 标准化的规则和风格, 为设计的再利用提供了有力的支持。 另一种已于1995年正式成为国际标准的HDL是Verilog HDL, 编号为Verilog HDL1364-1995。 其特点是编程风格与C语言相似, 它推出的时间比VHDL早。在许多领域的应用也很普遍。几年以来， EDA界对VHDL和Verilog HDL这两种语言一直争论不休。实际上这两种语言各有所长，市场占有率也相差不多。 一般认为，Verilog HDL是从集成电路的设计中发展而来的， 在门级电路、晶体管开关级电路的描述方面比VHDL强， 在系统级的抽象描述方面，VHDL则更合适。目前，大多数的EDA软件都