3组合逻辑电路的分析与设计.ppt

1、一.组合逻辑电路: 在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻辑电路。 二.组合逻辑电路具有的特点: 1)输出,输入之间没有反馈延迟通路。 2)电路中不含记忆单元。,第三章 组合逻辑电路的分析与设计,3.1.1 逻辑代数的基本定律和恒等式:,3.1逻辑代数,1.变量和常量的关系式,01律： A 0 = 0 A + 1 = 1 自等律： A 1 =A A + 0 = A 重叠律： A A= A A + A = A 互补律：,2.与普通代数相似的定律,交换律：A B = B A A + B = B + A 结合律：( A B ) C =A (B C) (A +B )

2、 +C =A+(B +C ) 分配律： A ( B+C ) =AB +AC A +BC = (A+B)(A+C),证明：(A+B)(A+C) =AA +AB+AC+BC =A+AB+AC+BC =A(1+B+C)+BC =A+BC,两个乘积项相加，若其中一项取反后是另一项的因子，则此因子是多余的。,3.逻辑代数中的特殊定律,反演律（摩根定律）：,还原律：,吸收律：,可用真值表证明,证明：,A +BC = (A+B)(A+C),两个乘积项相加，若其中一项以另一项为因子，则该项是多余的。,A（A+B）=AA+AB =A（1+B）=A,证明：,4.常用的恒等式,两个乘积项中分别包含A和 两个因子，而

3、这两个乘积项其余因子组成的第三项是多余的。,还有：,注意事项: 1)保持原来的运算优先顺序。即：先括号、然后乘、最后加。 2)对于反变量以外的非号应保留不变。,3.1.2 逻辑代数的基本规则:,1.代入规则: 在任何一个逻辑等式中,如果将等式两边出现的某变量A,都用一个函数代替,则等式依然成立。,因为逻辑变量的取值只有0、1，而逻辑函数的取值也只有这两种。,2.反演规则: 求一个逻辑函数L的非函数时,可以将L中的与()换成或(+),或(+)换成与();再将原变量换为非变量,非变量换为原变量;并将1换成0,0换成1;那么所得的逻辑函数式就是原函数的非函数 。,3.对偶规则: 当某个逻辑恒等式成立

4、时，则其对偶式也成立。 对偶式：如把L中的与()换成或(+),或(+)换成与();1换成0,0换成1,那么就得到一个新的逻辑函数,这就是L的对偶式,记作(L)。 变换时仍需注意保持原式中先“与”后“或”的顺序。,例: 求,的非函数,例: 求,的非函数,1.逻辑函数的表示方法有：真值表、逻辑函数式、逻辑图、 卡诺图等。彼此都可以互换。,一个特定的逻辑问题,对应的真值表是唯一的,但实现它的电路多种多样。,例:,3.1.3 逻辑函数的代数变换与化简法,同或函数也是异或函数的非函数,1)最简与或表达式有以下两个特点:a)与项(即乘积项)的个数最少。 b)每个乘积项中变量的个数最少。 2)方法:a)代数

5、法。b)卡诺图法。 3)代数法: 并项法 吸收法 消去法 配项法,2.逻辑函数的化简:,逻辑函数的五种表达式:,与或,或与,与非与非,或非或非,与或非,并项法,化简：,吸收法,消去法,配项法,例: 化简下列逻辑函数,分配律,摩根定律,3.2逻辑函数的卡诺图化简法,3.2.1 最小项的定义及其性质:,1.最小项: n个变量x1,x2.xn的最小项是n个因子的乘积,每个变量都以它的原变量或非变量的形式在乘积项中出现,且仅出现一次。,例：对于三变量A、B、C的逻辑函数的以下乘积项：,n变量的最小项应有2n 个。,2.最小项的性质:,1).在输入变量任意取值下，有且仅有一个最小项的值为1。,2).不同

6、的最小项，使它值为1的那一组变量的取值也不同。,3). 任意两个最小项乘积为0。,4). 全体最小项和为1。,3.最小项的编号:,3.2.2 逻辑函数的最小项表达式:,最小项之和的形式。,任一个逻辑函数都可化成唯一的最小项表达式.,先去大非号，变为单变量非号。,去除括号，得到与或表达式。,利用基本公式可以把任一个逻辑函数都可化成最小项表达式.,3.2.3 用卡诺图表示逻辑函数: 1.卡诺图:将函数的最小项表达式中的各最小项填入一个特定的方格中。,每个最小项各用一个方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻。,n个变量的逻辑函数有2n个最小项。,两侧的0、1表示变量的取值。,即几何相

7、邻的两个最小项仅有一个变量是不同的。行和列两端的最小项也是如此。,0 0,0 0,0 1,1 0,1 1,0 1,1 1,1 0,m0,m1,m2,m3,m4,m5,m6,m7,m8,m9,m10,m11,m12,m13,m14,m15,2.卡诺图的特点:相邻方格只有一个因子不同。,3.卡诺图的简化表示法:0000对应于 ,1111对应于ABCD,依类推。,4.已知逻辑函数画卡诺图:,先化为最小项表达式，然后在卡诺图中各最小项的位置上填1，其余位置为0，就得到了逻辑函数的卡诺图。,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,3.2.4 用卡诺图化简逻辑函数:,5.已知卡诺图

8、求逻辑函数:,1.化简的依据:,若图中相邻的两个方格为1，则这相邻两个的最小项的和将消去一个变量，只剩下公共变量。,相邻的两个最小项仅有一个变量是不同的。,1,1,四个相邻最小项可消去两个不同的变量，保留共同的变量。,1.化简的步骤: 1)将逻辑函数的项填入卡诺图(方格中填1)。,相邻方格包括上下底相邻,左右边相邻和四角相邻; 同一方格可以被不同的包围圈重复包围,但新增包围圈中一定要有新的方格,否则该包围圈为多余; 包围圈内的方格数要尽可能多,包围圈的数目要尽可能少。,2)在卡诺图上圈出全部最大相邻项,(包括圈内的方格数)必定是2n个,n等于0,1,2,3,.;,3)合并最小项。(如果有2n个

9、最小项相邻,n=0,1,2,3,.n,并排成一个矩形组,则它们可以合并为一项,并消去n对因子。合并后的结果中仅包含这些最小项的公共因子。,例: 化简下列逻辑函数,解：,法二：直接填卡诺图,1,1,1,1,1,1,例: 化简下列逻辑函数,1,1,1,1,1,1,1,1,1,1,1,1,卡诺图中填0的的最小项之和必为,例: 一个逻辑电路的输入是4个变量A、B、C、D，真值表如图示，用卡诺图法求化简的与或及与非与非表达式。,解：（1）,1,1,1,1,1,1,1,（2）,（3）,3.2.5 无关项（任意项）:,对应于某些变量的取值下，逻辑函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量

10、取值所对应的最小项称为无关项。,无关项的值可以是1，也可以是0，根据使函数最简而定。,例: 设计一逻辑电路，要求能够判断1位十进制数是奇数还是偶数，当为奇数时输出为1，偶数时输出为0。,1,1,1,1,1,一.目的:确定已知电路的逻辑功能. 二.步骤: 1)由逻辑图写出各输出端的逻辑表达式. 2)化简和变换各逻辑表达式. 3)列出真值表. 4)根据真值表和逻辑表达式对逻辑电路进行分析,最后确定其功能.,3.3组合逻辑电路的分析,三.例题.,例: 已知逻辑电路，分析其功能。,解：（1）,（2）,（3）,用于检验三位二进制码的奇偶性，奇校验电路。,A、B、C中有奇数个1时L为1，否则为0。,例:

11、已知一个双输入双输出电路，分析其功能。,解:(1),(2),(3),两个一位二进制数的加法，S是和，C是进位，半加器。,3.4组合逻辑电路的设计 一.步骤: 1)根据对电路逻辑功能的要求,列出真值表. 2)由真值表写出逻辑表达式. 3)简化和变换逻辑表达式,从而画出逻辑图.,根据器件的资源情况，选定器件类型。,二.目标: 1)电路简单,所用器件数最少. 2)所用器件种类越少越好. 3)电路结构紧凑,可靠且经济. 三.例题.,例：试用2输入与非门和反相器设计一个3输入(I 0、I 1、I 2）、3输出(L 0、L1、L 2）的信号排队电路。 它的功能是：当输入I 0为1时，无论I 1和I 2为1

12、还是0，输出L 0为1，L1和 L 2为0；当I 0为0且I 1为1，无论I 2为1还是0，输出L1为1，L 0和 L 2为0；当I 2为1且I 0和I 1均为0时，输出L 2为1，L 0和L1 为0。如I 0、I 1、I 2均为0，则L 0、L1、L 2也均为0.,解:(1) 根据题意列出真值表：,(2) 根据真值表写出表达式：,实现：（1）一片内含四个2输入端的与非门和一片含六个反相 器的集成电路。,（2）两片内含四个2输入端的与非门的集成电路。,原逻辑表达式要用一片反相器和一片3输入端的与门集成电路。,74LS00,74LS04,例：设计一多数表决电路。要求A、B、C三人中只要有两人以上

13、，包括两人同意，则决议就能通过。但A还具有否决权，即只要A不同意，即使其他人都同意也不能通过。用与非门实现设计并画出电路图。,解:(1) 根据题意列出真值表：,(2) 由卡诺图的化简的表达式：,1表示同意，0表示不同意。,1表示通过，0表示不通过。,例：试用与非门和反相器设计一个将8421BCD码转换成余3码的电路。,解(1) 设电路的输入变量ABCD为8421BCD码，输出变量Y1、 Y2 、 Y3 、 Y4为余3码。,1,1,1,1,1,3.5组合逻辑电路中的竞争冒险 一、产生竞争冒险（险象）的原因： 1、竞争现象：多个信号到达某一点有时差所引起的现象。 2、冒险：电路中竞争现象的存在，使得输入信号的变化可能引起输出信号出现非预期的错误输出，这一现象称谓冒险。并不是所有的竞争都会产生错误输出。通常，把不产生错误输出的竞争称谓非临界竞争，而导