低频功率放大路设计 外文翻译

1、低频功率放大器设计译文：原文出处：Analog Integr Circ Sig Process (2010) 62:237244DOI 10.1007/s10470-009-9350-6低电压低功耗CMOS电流差分缓冲放大器Cem Cakir Shahram Minaei Oguzhan Cicekoglu收到: 2008.8.10 修订：2009.7.16 接受：2009.7.23 网上发表：2009.8.21斯普林科学出版社+商务媒体责任有限公司，2009摘 要本文主要提出采用CMOS技术实现的电流差分缓冲放大器（CDBA）。本文主要目标是为电流差分缓冲放大器（CDBA）提出一个新的CMO

2、S实现。该设计技术是一项基于翻转电压跟随器的电流源而优先获得高性能的CDBA的技术。其电路可以在最小电源电压为0.6 V的范围内工作。与已报道过的同类产品相比，它是目前消耗功率最少的。此外，该CDBA具有良好的电压和电流增益精度。并采用UMC（台湾联华电子公司） 0.18um 的CMOS 程序（工艺）进行模拟。CDBA的性能由HSPICE验证。最后，通过设置一个二阶的全通滤波器证明该电路的性能和实用性。所有来自HSPICE模拟的结果与预期的结果有高度的一致。通过HSPICE模拟得到的结果与预期的结果有高度的一致。关键词：低电压操作 电流差分缓冲放大器（CDBA）有源滤波器 低功率1 引言随着便

3、携式电子（系统）和移动通信系统的出现，低电压电路设计也因此变得更加重要。近年来，很多人在降低电源电压和减少电路功耗方面已做出了努力。其低电压操作的电流模式电路（电流型cmos电路）是极其有效的。作为电压模式电路（电压型cmos电路）的代替品，尤其是在模拟信号处理中的应用1，电流模式电路（电流型cmos电路）受到了越来越多的关注。除了低电压操作，该电流模式电路的普及还归因于一些其他的功能，如大的动态范围，低功耗和高速度。大多数的电流模式电路主要源于：具有低阻抗水平。许多能够在电流模式中起作用的组件，如电流传输器，电流运算放大器（COA），运算转阻放大器（OTRA）和电流差分缓冲放大器（CDBA）

4、已经作为这些要求响应系统而被引入。图2显示了这项工作的一个初步版本。电流差分缓冲放大器是最初由Acar和Ozoguz3提出。它分别可以在电流模式和电压模式下进行操作，这显示了极强的灵活性。此外，它可以脱离许多寄生电容，适于高频率操作。CDBA可以用不同方式设计。其中，一种可能实现的方式是基于电流反馈运算放大器的使用（CFOA） 3 。此外也有其他,适用于双极技术 4 的实现方式。目前，CDBA的一些CMOS实现已经在文献中进行了阐述 5，6 。但是，基于CMOS终端电阻的CDBA，电阻是相当高的，大约有几百欧姆。而且其电压和电流转移比率小于1。此外，现有的大多数CDBA均在高的供电电压下操作，

5、因而有较多的功率消耗。本文的主要目的是提出一种可以克服之前提及的所有缺点的CDBA。 接着本文呈现了CDBA简单电路。在第三部分中阐述了基于翻转电压跟随器（FVF）技术的高性能CDBA及其原理和后布局模拟结果。最后，在第四部分中介绍了二阶全通/陷波滤波算法组态和模拟结果。2 电路说明 框图和CDBA等效电路如图1所示。CDBA基本上由两个基本构建块:电流减法器和电压跟随器组成。 CDBA电流和电压特性可由以下方程描述；其中和是电流增益, 是电压增益,在理想情况下两者相等。在实践中，它们可以表示为，其中，。和指电流跟踪误差，指电压跟踪误差。很明显，P和n是理想的零阻抗电流模式输入。终端的z电流与

6、输入电流差相等，即和，它被定义为理想的阻抗输出电流；具有零阻抗输出电压终端的w电压与终端z的电压相等。图1 CDBA的框图a和等效电路b图2 电流差分缓冲放大器（CDBA） 表1 MOS晶体管尺寸 图3 翻转电压跟随器的电流源（FVFCS）图4 电流减法器电路图5 输入阻抗力的幅值频率变化3、低压CDBA电路图2显示了以差分电路（M1M8）和电压缓冲器（M9M14）为基础的低电压CDBA电路完整原理图，其电路均由0.6 V电压。在模拟中使用了UMC 0.18 CMOS技术。表1显示了晶体管的纵横比，偏置电流IB1和IB2分别为56uA和84uA。基于翻转电压跟随器的电流源（FVFCS）电流减法

7、器电路在输入终端处会产生极低的输入电阻 7，8 ，如图3所示。在节点x所看到的FVFCS的输入电阻可以表示为；其中rb是电流源的输出电阻，ro是输出电阻,gm是晶体管跨导。通过节点x中的方程2，用rb = ro2等式可以将电流源电阻转化为由晶体管M1M8组成的电流减法器电路如图4所示。终端z的电流与终端p和终端n的电流差相等。我们将终端叫为输出电流。终端z的电流可以表示如下：若每一组晶体管（M1-M4）,(M5-M6)和(M7-M8) 在饱和区内配合所有晶体管工作，则该电路的操作如下：在晶体管（M1M4）中，电流源IB1促使通过大约56uA的电流。则栅极晶体管的源极电压相等，这迫使两个输入端的

8、电压为零。图5显示了终端p和终端n的阻抗大约在56.4频率范围内。由于终端z定义为电流输出，理想情况下它应该具有无限大的阻抗。终端z的电阻为 （5） 终端z的阻抗频率变化如图6所示，其产生的数值高于157k，甚至达到1兆赫。 图7显示了CDBA直流传输的特性及CDBA整个动态范围的高线性度（IB1 = 56uA）,其在终端z上的偏置电流大约为0.05um。基于微分翻转电压跟随器（DFVF） 9 的CDBA输出级如图8所示。其在节点Y的阻抗极低。若在静态条件下，晶体管M1、M3的尺寸相同，当V1V3时，电压与通过晶体管M3的大电流保持大致恒定。晶体管M3中产生的差分电压V1- V3遵循MOS平方

9、律的电流变化。DFVF的另一个重要特征是在极低的电源电压下操作。最低电源电压为以下方程：输出级的完整原理图如图2所示，其显示了低输出阻抗和适度输出摆幅。事实上，该电路是利用互补DFVF组件（M10、M12、M9和带电源流IB1和IB2的M11）的AB类电压缓冲器。终端w阻抗的频率特性曲线如图9所示。图6 终端z阻抗频级率变化图图7电流转移特性图8差动翻转电压输出器 图9 终端w阻抗级频率变化图10 电压传输特性 直流电压传输特性的CDBA如图10所示。 从图10的模拟结果可看出电压传输误差趋于变大，大于 Vz值100 mV。图11说明了CDBA的交流传输特性。电流和电压传输比 、和分别显示为0

10、.981,0.981和0.978。可以看到、的-3dB频率大约分别为25兆赫、25兆赫、474兆赫。图12说明了CDBA的布局。表2总结了原理图和布局后的仿真结果。为了说明参数变化对电路的影响， Monte Carlo进行了模拟实验。每个晶体管(W,L,Vtho)参数通过利用UMC提供的数值而变化。模拟结果如图13所示。电流和电压传输比的变化分别是1%和0.5%。图11 CDBA交流的传递特性a为电流传输比的频率响应；b为电压传输比的频率响应图12 电流差分缓冲放大器的设计布局表2 CDBA的性能图14 电压模式二阶全通陷波滤波器配置图13 仿真结果来自Monte Carlo的分析A为电流传输

11、比，b为电压传输比4、设计实例为了证明CDBA的性能，图14展示了新型二阶滤波器。它是否可以实现全通或陷波，取决于其无源元件的匹配条件反应。 此配置仅包含一个有源元件（CDBA），三个电阻和两个电容器。从图14可以得出一般的电压传递函数，Vo和Vi之间的公式可以写为： （6）如果，则可以得到二阶全通滤波器的方程，如下： （7）自然频率Wo和滤波器Q的品质因数方程如下所示： （8） （9）为验证理论分析，该滤波器采用UMC 0.18 CMOS工艺参数进行模拟。图15显示了理想下的模拟增益和二阶全通滤波器的相位响应。考虑利用匹配条件，外部元件值为R1= 2 K, R2 = 6 K, R3= 6 K

12、, C1= 25 pF, C2= 25 pF，那么与理论吻合的电路中心频率为fc = 1.08 MHz。如果满足方程式6中的匹配条件C1R1 = C2R2，则得到二阶陷波滤波器的方程： （10）自然频率WO和滤波器的品质因数Q与方程8和9给出的数值相同。理想模拟下的陷波滤波器的增益和相位响应如图16所示。如果组件的值为R1=10 K, R2 =10 K, R3= 2 K, C1= 20 pF, C2= 20 pF，那么电路中心频率为fc = 1.8 MHz。滤波器无源元件产生了以下敏感性分析： （11）从公式11可以清楚地看到所有无源灵敏度均低于所提出的配置值，且该过滤器适合低Q值的应用。最后

13、，通过采用在不同振幅滤波器输入1 MHz的正弦输入信号获得了本文中滤波器总谐波失真情况。图17显示了小于6%到0.5 V输入电压的THD值，对100 kHz的正弦输入信号作了同样的分析。在这种情况下，THD值约为3%到输入电压的0.5 V。图15 交流响应全通滤波器a为增益响应，b为相位响应图16交流响应陷波滤波器 a为增益响应,b为相位响应图17输出谐波失真滤波器与1 MHz输入电压对比表3 CDBA的性能比较5、 总结本文提出了一种适合低电压操作的新型CMOS电流差分缓冲放大器（CDBA）。虽然选择技术的标准电源电压是1.8 V，但实际上该电路可以0.6 V电源电压下工作。从表3的性能比较

14、中可以看出电源电压虽然有35%的减少，大多数参数的模拟结果可以与CDBA电路相符。此外，与同类产品相比，其产生的功耗更低，仅约为565 uW。模拟时采用了UMC 0.18 SPICE参数，其HSPICE模拟结果表明，该CDBA的终端电阻分别为Rp= Rn = 56.4 , Rz =157 K, Rw= 270 。同时，它提供了更高的电流和电压传输比，分别为p = n = 0.981，v = 0.981。最后作为应用实例,本文提出了二阶电压模式全通/陷波滤波器配置的算法结构，并说明了在此配置下CDBA的用途，其模拟的结果与预期结果有高度的一致性。参考文献1. Toumazou, C., Lidg

15、ey, F. J., & Haigh, D. G. (1990). Analogue IC design: The current-mode approach. London: Peter Peregrinus.2. Cakir, C., & Cicekoglu, O. (2008). Low-voltage high-performance CMOS Current differencing buffered amplifier (CDBA). In Proceedings of the 4th IEEE conference on Ph.D. research inmicroelectro

16、nics and electronics (PRIME 2008) Istanbul, Turkey, pp. 3740.3. Acar, C., & Ozoguz, S. (1999). A new versatile building block: current differencing buffered amplifier suitable for analog signal processing filters. Microelectronics Journal, 30, 157160.4. Sawangarom,V., Tangsrirat, W., & Surakampontor

17、n, W. (2006). NPN-based current differencing buffered amplifier and its application. In SICE-ICASE international joint conference, Bexco, Busan, Korea.5. Tarim, N., & Kuntman, H. (2001). A high performance current differencing buffered amplifier. In Proceedings of the 13th international conference o

18、n microelectronics Rabat, Morocco, pp. 153156.6. Tangsrirat, W., Klahan, K., Dumawipata, T., & Surakampontorn, W. (2006). Low-voltage NMOS-based current differencing buffered amplifier and its application to current-mode ladder filter design. International Journal of Electronics, 93(11), 777791.7. Carvajal, R. G., Ramirez-Angulo, J., Lopez-Martin, A. J., Torralba, A., Galan, J. A. G., Carlosen