2. 80868088微处理器.ppt

1、第2章 8086/8088微处理器,2.1 微型计算机的组成及工作原理 2.2 8086/8088微处理器的结构 2.3 8086的程序访问结构 2.3 80386/80486 CPU的功能结构 2.4 Pentium级CPU的功能结构 2.5 精简指令集与复杂指令集计算机 2.6 哈佛结构微处理器简介 2.7 嵌入式微处理器简介,本章重点,2.2 8086/8088微处理器的结构 2.3 8086的程序访问结构,本章难点,一、 对8086/8088微处理器的结构的熟练 二、对存储结构的理解,2.1 微型计算机组成及工作原理,图2.1 微型计算机的硬件组成,8086：16位微处理器 ，16根数

2、据线、20根地址线，可寻址1M字节； 8088：准16位微处理器 ，其内部寄存器、内部运算部件以及内部操作均按16位设计，但对外的数据总线只有8条。,2.2 8086/8088微处理器的结构,8086CPU功能结构,总线接口部件BIU,执行部件EU,功能：负责与 M、I/O 端口传送数据、地址,功能：从指令流队列中取指令、分析指令和执行指令,一、CPU的内部结构,8086CPU功能结构图,总 线 控 制 逻 辑,内部总线16位,总线接口部件BIU,执行部件EU,2.2 8086/8088微处理器的结构,完成16或8位二进制数的算术运算和逻辑运算,通用寄存器组 包括数据寄存器和地址与变址寄存器。

3、,生成20位物理地址,CS：存放代码段段基址 DS：存放数据段段基址 SS：存放堆栈段段基址 ES：存放附加段段基址 IP : 存放下一条要执行指令 的有效地址EA。,8086：6个字节 8088：4个字节 8086指令队列空2个字节（8088空1个字节），且EU部件没有要求BIU部件进入存取操作数等总线周期时，BIU部件就会自动从内存单元顺序取指令字节填满指令流队列。,并行处理的优势： 一条指令执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队； 一条指令执行完成后，可立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度。,2.2 8086/8088

4、微处理器的结构,8086CPU的内部寄存器如图2.1所示。8086CPU内部有 14个16位寄存器，可以分为以下三组。,二、 8086/8088的内部寄存器,2.2 8086/8088微处理器的结构,通用寄存器组,段寄存器组,控制寄存器组,数据寄存器,地址与变址寄存器,指令指针IP,标志寄存器FR,AX,BX,CX,DX,目的变址指针,DI,源变址指针,SI,基址指针,BP,堆栈指针,SP,数据寄存器,DX,计数寄存器,CX,基址寄存器,BX,累加器,AX,数据寄存器 可分为两个8位，主要用于数据操作,地址指针寄存器 主要用于地址操作,8086的16位通用寄存器是： AXBXCXDX SI D

5、IBPSP 8086的8位通用寄存器是： AHBHCHDH AL BLCLDL 对其中某8位的操作，并不影响另外对应8位的数据,2.2 8086/8088微处理器的结构,BX:常用做存放存储器地址；,CX:作为循环和串操作等指令中的隐含计数器；,数据寄存器： AX:使用频度最高，用于算术、逻辑运算以及与外设传送信息等；,DX:常用来存放双字长数据的高16位，或存放外设端口地址;,1.通用 寄存器,AX,BX,CX,DX,目的变址指针,DI,源变址指针,SI,基址指针,BP,堆栈指针,SP,数据寄存器,DX,计数寄存器,CX,基址寄存器,BX,累加器,AX,数据寄存器 可分为两个8位，主要用于数

6、据操作,地址指针寄存器 主要用于地址操作,2.2 8086/8088微处理器的结构,数据寄存器： SP：指示栈顶的偏移地址，不能再用于其他目的，具有专用目的。,BP：数据在堆栈段中的基地址。 SP和BP寄存器与SS段寄存器联合使用来访问堆栈。,SI和DI：串操作类指令中，常用于存储器寻址时提供地址。,2. 段寄存器组 8086/8088CPU可直接寻址1MB内存空间。 存储空间采用分段技术，每段最大寻址64KB。 逻辑段可在整个1MB存储空间内浮动，但段的起始地址 低4位必须是0000B，这样在存放段地址时只存放高16 位，作为段基址。,2.2 8086/8088微处理器的结构,2.2 808

7、6/8088微处理器的结构,操作,取指令,存取数据,堆栈操作,目的串操作,访问：代码段 物理地址的构成：CS10H+IP,访问：数据段 物理地址的构成：DS10H+EA,物理地址的构成：SS10H+SP,物理地址的构成：ES10H+DI,物理地址=段地址10H+有效地址,2.2 8086/8088微处理器的结构,CS左移4位,2.2 8086/8088微处理器的结构,20位物理地址形成过程演示,2.2 8086/8088微处理器的结构,控制寄存器组,作用：存放将要执行的下一条指令在现行代码段中的偏移地址，它与CS相结合生成指向指令的物理地址。 特点：IP是一个专用寄存器，其内容由BIU部件自动

8、修改，不能直接访问IP，但可以通过转移或调用指令改变其内容。,作用：存放指令执行结果特征位和对CPU运行特点的控制位。 特点：8086 CPU 中设置了16位标志寄存器，只用了9位，其余位用来扩展。9位标志分为6位状态标志和3位控制标志两类。,3.控制寄存器,AF：辅助进位标志 AF=1：数据的第3位（半个字节）需要向前产生进位/借位。 AF=0：数据的第3位（半个字节）不会向前产生进位/借位。,CF：进位/借位标志 CF=1：最高位需要向前产生进位/借位。 CF=0：最高位不会向前产生进位/借位。,PF：奇偶标志 PF=1: 结果的低8位中有偶数个1。 PF=0: 结果的低8位中有奇数个1。

9、 影响全部状态标志:加法、减法运算。 影响部分状态标志:移位操作。 不影响任何状态标志:数据传送指令。,ZF：全零标志 ZF=1：运算结果为全0。不包括进位的情况 ZF=0：运算结果不为0。,（2）标志寄存器,16位，只用了其中9位，唯一能按位操作的寄存器。 用于反映指令执行结果或控制指令执行形式。,2.2 8086/8088微处理器的结构,6位状态标志：OF、SF、ZF、PF、CF、AF 作用：反映指令对数据作用之后，结果的状态，控制后续指令的执行。 3位控制标志：DF、IF、TF 作用：值不由数据运算结果决定，由指令直接赋值，决定后续指令执 行情况。,OF：溢出标志(指补码) OF=1：操

10、作数超过了机器表示的范围,溢出。 OF=0：操作数未超过了机器能表示的范围,不溢出。 求解方法：最高位进位次高位进位 字节允许范围：128 + 127 字允许范围：32768 + 32767,TF：跟踪(单步)标志位 TF=1，每执行一条指令后，自动产生一次内部中断，使CPU处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。 TF=0, CPU正常工作。,（2）标志寄存器,16位，只用了其中9位，唯一能按位操作的寄存器 用于反映指令执行结果或控制指令执行形式,2.2 8086/8088微处理器的结构,IF：中断允许/禁止标志位 IF=1, 允许外部可屏蔽中断。CPU可以响应可屏蔽中断

11、请求。 IF=0, 关闭中断。CPU禁止响应可屏蔽中断请求。 IF的状态对不可屏蔽中断和内部软中断没有影响。,SF：符号标志 SF=1：运算结果的最高位为1，如果为带符号数，则为负数。 SF=0：运算结果的最高位为0，如果为带符号数，则为正数。 带符号数的最高位为符号位；而无符号数的 最高位为数值位。,DF：方向控制标志位 用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理。 DF=1，每次串处理操作后使变址寄存器SI和DI的值递减，使串处理从高地址向低地址方向处理。 DF=0，每次串处理操作后使变址寄存器SI和DI的值递增，使串处理从低地址向高地址方向处理。,控制标志与状态标志的

12、区别： 控制标志：其值由系统程序或用户程序根据需要用指令设置。 状态标志：由中央处理器执行运算指令，并根据运算结果而自 动设置。,调试状态时，标志位之值的符号表示,2.2 8086/8088微处理器的结构,例1：2个数相加后，分析各标志位的值,例2：2个数相减后，分析各标志位的值,2.2 8086/8088微处理器的结构,运算结果最高位为1SF=1；,第三位向第四位有进位 AF=1；,次高位向最高位有进位 ，最高位向前没有进位，OF=10=1,最高位没有进位 CF=0；,低8位中1的个数为偶数个 PF=1；,运算结果本身0 ZF=0；,2.2 8086/8088微处理器的结构,返 回,运算结果

13、最高位为0SF=0；,第三位向第四位没有借位 AF=0；,次高位向最高位没有借位 ，最高位向前没有借位，OF=00=0,最高位没有借位 CF=0；,低8位中1的个数为奇数个 PF=0；,运算结果本身0 ZF=0；,2.2 8086/8088微处理器的结构,返 回,8086的存储器组织及其寻址 1 MB的存储单元，每个存储单元中存放一个8位的二进制信息 每一存储单元用唯一的地址码，其地址范围00000HFFFFFH。 字节编址:将存储器空间按字节地址号顺序排列的方式。,2.3 8086的程序访问结构,字数据：将连续存放的两个字节数据构成一个16位的字 数据。高8位存放在高地址单元，低8位存放在低

14、地址单 元。 将低位字节的地址作为这个字的地址。 规则字：偶地址对应低位字节，奇地址对应高位字节。 非规则字：以奇地址开始的字。 双字数据：4个字节，存放连续的两个字。高对高，低对 低，以最低位字节地址作为它的地址。 字节、字、双字在程序访问中都使用首地址。,1. 8086CPU存储体结构,2.3 8086的程序访问结构,(1)分段结构 将1M的存储空间划分成若干个段，每个段最大长度为 64K。 段基址就是指一个段的起始地址。 逻辑段在物理存储器中可以是邻接的、间隔的、部分重 叠的和完全重叠的等4种情况。 在任一时刻，一个程序只能访问4个当前段中的内容。,2. 存储器的分段结构和物理地址的形成

15、,2.3 8086的程序访问结构,图2.13 段重叠结构示例,段1基址,段2基址,重叠部分,段1长度,段2长度,2.3 8086的程序访问结构,(2)物理地址的形成 在8086/8088系统中，每个存储单元都有物理地址和逻辑地址两种地址表示。 物理地址: 20位, 范围为00000HFFFFFH。 逻辑地址：段基值+偏移量,存放在某一个段寄存器中，是一个逻辑段的起始单元地址的高16位。,某个存储单元与它所在段的段基址之间的字节距离。,表示方法： 段基值：偏移量 例如，3267H：00A0H,2.3 8086的程序访问结构,例题：将逻辑地址0915H：003AH转换为物理地址。,2.3 8086

16、的程序访问结构,左移4位,图2.11 分段寻址示意图,表2.1 各种类型访问存储器时的段地址和偏移地址,端口地址：系统给每个端口分配的地址。 8位I/O端口的寻址线：地址总线的低16位。 数目：最多有64 KB。 连接：数据总线的高8位或低8位。 两个编号相邻的8位端口可以组合成一个16位的端口。,(3) 8086的I/O端口,2.3 8086的程序访问结构,堆栈：存储器中的一个特殊数据区。 功能：按“后进先出”的原则用来存放需要暂时保存的数据。 容量：最大64KB，其位置可以在1MB空间内浮动。 栈底在高地址端，栈顶在低地址端，地址由高向低变化。 存储单元的地址=(SS)10H(SP),二、

17、 8086系统中的堆栈,存放堆栈基地址，表明堆栈所在的逻辑段。,存放栈顶地址，始终指向最后推入堆栈的数据所在的单元。,2.3 8086的程序访问结构,压栈：把数据推入堆栈。 (SP)-2送SP，再与SS形成物理地址，将数据存入相应单元。 弹栈：从堆栈取数据。 从当前SS和SP形成的物理地址上取出数据，再将(SP)+2送SP。 堆栈操作：以字为单位，数据必须按规则字存放。 低字节在偶地址单元，高字节在奇地址单元。 按“后进先出”的规则进行SP的修改自动进行。,2.3 8086的程序访问结构,例题 若已知当前SS1050H，SP0008H，AX1234H， 则8086系统中堆栈的入栈和出栈操作如下

18、图所示。,12,AA,10500H,10501H,10502H,10503H,10504H,10505H,10506H,10507H,10508H,栈底,BB,10509H,段基址(SS),AX,34,12,12,34,34,PUSH AX,1050AH,BB,AA,AA,BB,12,34,34,POP BX,POP AX,12,2.3 8086的程序访问结构,精简指令集与复杂指令集计算机,RISC是精简指令集计算机(Reduced Instruction Set Computer)的英文缩写。RISC技术是对80X86系列CPU采用的传统CISC技术的改进。 采用CISC技术的CPU中指令功能很强，寻址方式也很丰富，这给程序设计带来方便。但指令机器代码的长度不等，给取指令及分析指令(即指令译码)带来困难，使其电路复杂效率低。 为此IBM公司及美国一些大公司采用RISC技术设计了新的CPU。在这种CPU中，指令条数很少且很规整，也很简单，这使