第3章 组合逻辑电路1.ppt

1、第四章组合逻辑电路,组合逻辑电路特点,在任何时刻电路的输出仅与该时刻的输入有关。,数字逻辑电路,组合逻辑电路,时序逻辑电路,时序逻辑电路特点,在任何时刻电路的输出不仅与该时刻的输入有关，而且和该电路过去的输入也有关。,主要内容: 组合电路的分析、设计方法。 常用集成组合逻辑电路。,研究目的： 找出其输入与输出之间的逻辑关系，从而了解电路的逻辑功能。进一步，还可以评价其设计方案的优劣，改进和完善电路的结构。,第一节 组合电路的分析方法,第二节 组合电路的设计方法,第三节 常用集成组合逻辑电路,第四节 组合逻辑电路的竞争与冒险,逻辑门电路的逻辑符号及其外部特性,简单逻辑门电路 复合逻辑门电路,简单

2、逻辑门电路,1. 正负逻辑 若用逻辑“1”表示高电平，逻辑“0”表示低电平，则称该体制为正逻辑体制； 反之，若用逻辑“0”表示高电平，逻辑“1”表示低电平，则称为负逻辑体制。 正逻辑下的与门 ，在负逻辑下却实现或逻辑运算。正逻辑的或门 ，在负逻辑中实现与运算；正逻辑的非门 ，在负逻辑中仍然实现非运算。,2. 简单门电路的逻辑符号 (1) 与门将实现“与”逻辑关系的电路称为与门电路。,(2) 或门将实现“或”逻辑关系的电路称为或门电路 。 (3) 非门将实现“非”逻辑关系的电路称为非门电路，也称为反相器。,复合逻辑门电路,“与非”,“或非”,“与或非”,“异或”,“同或”,“OC与非门”,“三态

3、与非门”,1.任务： 2.目的： 3.基本分析方法：,1 组合电路的分析方法,确定给定逻辑图的逻辑功能。, 写表达式 化简变换 列真值表 功能描述, 了解电路功能 改进电路设计,逻辑电路功能描述可用表达式、卡诺图、真值表等多种方法，这里特指用概括的文字进行功能描述。,给定逻辑电路如图，分析其功能，并作出评价。,给定逻辑电路图,在图中标出有关中间量,从输入端开始逐级写出函数表达式,举例：,化为最简与或表达式,列出真值表,分析电路的逻辑功能,分析： A、B、C 三人对某事 件进行表决 同意用“1”表示； 不同意用“0”表示。 表决结果为F F = 1：该事件通过； F = 0：该事件未通过。 结论

4、：多数表决逻辑。,举例：,M,解: 写表达式,C,N,P,Q,R,列真值表：,功能描述：,三变量判奇电路,电路改进：,2 组合电路的设计方法,组合逻辑设计：根据给定的逻辑命题，设计出能实现其功能的逻辑电路。,例2.1：判断一个4位二进制数是否大于9。,步骤1：分析命题，规划待设计电路的基本框架 输入： 4位二进制数 DCBA 输出： 判断结果F 求解： 逻辑函数F（D,C,B,A）,要设计的电路需要： 4个输入端D，C，B，A，用于输入4位二进制数； 1个输出端F，输出判断结果。 规定F=1表示输入大于9。,步骤2： 建立描述问题的逻辑函数 作真值表： 将DCBA的全部组合值无遗漏地列出 根据

5、逻辑命题填写F 的值,由真值表写出函数F的最小项表达式：,根据逻辑命题填写,步骤3： 化简逻辑函数 由表达式作卡诺图 由卡诺图化简逻辑函数,步骤4：画出具体电路 由化简后的逻辑函数作电路,为了用同一种门实现，对化简后的逻辑函数作变换，再作出电路,例2.2： 设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,步骤1：分析命题，逻辑假设。 三个按键A、B、C 按下时为“1”，不按时为“0”； 输出量为 F，多数赞成时是“1”，否则是“0”。,步骤2：根据题意列出逻辑状态表（真值表）,AC,步骤3：画出卡诺图，并化简,AB,

6、+AB,步骤4：根据逻辑表达式画出逻辑图,+AB,若用相同的与非门实现，则为：,设计方法的灵活运用,1、逻辑表达式的合理变换,例2.3 ： 设计一个数值比较器，能比较 两个2位二进制正整数的大小。,步骤1： 规划电路框架,输入：X = X1X2，Y=Y1Y2 输出：比较结果Z。 当XY时，Z=1， 否则Z=0。,步骤2： 建立逻辑函数,列真值表；,按最大项之积形式写出的逻辑表达式：,步骤3： 化简逻辑函数,按0方格圈出卡诺圈，得到Z的反函数：,或,或,或,（1）,（3）,（2）,（1）,（2）,（3）,步骤4 ： 画出电路,2、利用无关项简化设计,无关项： 在某些实际问题中，输入变量的某些取值

7、根本不会出现，或即使出现了也不予关心。这样的取值称为无关项。 利用无关项可简化逻辑设计。,例2.4： 设计水箱水位高度指示器。,输出：高度值 Y = Y2Y1Y0（三位二进制数）,水位探测示意图,水位指示逻辑的电路框架,输入：探测针D、C、B、A。间距均为1米，与水 接触的探针上产生低电平，否则产生高电平,步骤1 规划电路框架,步骤2 建立逻辑函数,表中，红色行的输入值不会出现，将其作为无关项考虑。对应的输出记为。 写出输出的逻辑表达式：,4米,3米,1米,0米,2米,水位,步骤3 化简逻辑函数，画出电路,注意： 在合并方格时， 既可视为0， 也可视为1，怎样对化简有利 就怎样确定。,3、用分

8、析法实现设计,分析法：分析实际问题的规律性，找出其中的基本操作步骤，对各步骤用逻辑电路予以实现，再把它们有机地结合为一个整体。,例2.5： 设计一个乘法器，实现两个2位二进制数相乘。,算术运算与逻辑运算对比,结论： 一位二进制数的算术乘对应于逻辑“与”。 问题： 多位二进制数的代数乘又是怎样的呢？,算术运算 对应的逻 辑运算,以两个2位二进制数相乘为例说明：,乘数 B1B0,乘数 A1 A0,B0 A0 及 B0 A1,B1 A0 及 B1 A1,C1：A1B0 + B1 A0的进位 C2：C1 + B1 A1的进位,结论：,画出电路：,1、有一个水塔，由大小两个水泵供水。水位高于C时不供水，

9、水位低于C高于B时由小水泵单独供水；水位低于B高于A时，由大水泵单独供水；水位低于A时，由两个水泵同时供水，请说明两个水泵的工作情况，并设计出相应的工作电路。,练 习 题,解：设大水泵为ML，小水泵为MS，取值为1表示工作，为0表示停止。三个限位为A、B和C，取值为1表示水位低于A、B和C点。,解：,2：军民联欢会的入场券分红、黄两色，军人持红票入场，群众持黄票入场，符合要求时，放行通过。求放行的逻辑关系.,设： A=1为军人，A=0为群众 B=1有红票，B=0无红票 C=1有黄票，C=0无黄票 Y=1通过 ， Y=0不能通过,A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0

10、 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1,加法器 编码器 译码器 数据选择器 数值比较器 一、加法器 组成算术加法运算部件的重要单元电路。 半加：不考虑从低位来的进位； 全加：相加过程中，既考虑加数、被加数又考虑 低位的进位位。,3 常用集成电路,先分析两个二进制数的相加过程：,半加器的框图,逻辑符号,逻辑符号,全加器的框图,1、 半加器电路,写真值表,半加器电路,输出表达式,分析：,已知一位二进制数的算术运算规则：,对比真值表可知：和的低位与S 一致，进位位与CO 一致。,结论：图示电路实现了半加器。,0+0=00，0+1=01，1+0=01，1+1=10

11、,2、 全加器电路,全加器电路,根据电路写出输出表达式,i-1,1,A i B i (Ai Bi )Ci-1,= + ,A i B i ( Ai Bi )Ci-1,= + +,A i B i Ai Bi Ci-1,= + + Ai Bi Ci-1,A i( B i Bi Ci-1) Ai Bi Ci-1,= + +,根据表达式写出真值表,对比算术运算,结论：图示电路实现了全加器,对比真值表可知：和的低位与S 一致，进位位与Ci 一致。,分析,3、 4位串行进位加法器,被加数：,加数：,和：,特点： 实现方法简便，但电路工作速度较慢。最终完成运算花费的时间是各级加法器的时延之和。 解决办法：采用

12、先行进位的方案。,4、 超前进位加法器,A i B i ( Ai Bi )Ci-1,= + +,C i,由,可知,第一位全加器的进位信号为：,A 0 B 0 ( A0 B0 )C0-1,= + +,C0,第二位全加器的进位信号为：,A 1 B 1 ( A1 B1 )C0,= + +,C1,A 1 B 1 ( A1 B1 ),= + +,A 0 B 0 + ( A0 + B0 )C0-1,第三位全加器的进位信号为：,A 2 B 2 ( A2 B2 )C1,= + +,C2,= A2B2 +（A2+B2）A 1B 1+ ( A1+B1 ) A0B0+( A0+B0 )C0-1,由上式可知，只要被加

13、数和加数的各位和第一位的进位位给出后，就可以先确定进位位使其和各位同时参与运算而不需要等待。常用器件74LS283。,74LS283芯片引脚图,总结：,不考虑低位来的进位的加法,要考虑低位的进位,半加器的框图,半加器,a,0,b,0,s,0,c,0,加数,被加数,和,向高位进位,全加器的框图,全加器,a,i,b,i,s,i,c,i,c,i,-,1,加数,被加数,和,向高位进位,低位来的进位,5、加法器的应用,全加器除了作二进制的加法运算外，还可用于其它方面，如二进制的减法运算、乘法运算，BCD码的加、减、码组变换，数码比较，奇偶检验等。它的功 能不断扩大。,例3.1：试用全加器构成二进制减法器

14、 解：利用“加补”的概念，即可将减法用加法来实现。可用全加器完成减法,全加器实现二进制减法电路,例3.2： 用全加器实现8421码和余3码的相互转换 分析： 8421BCD0011 余3码 A口 BCD码，B口 0011，Ci0 S输出口 余3码,8,注意高低位顺序,A,B,S,Ci,余3码 - 0011 8421BCD,余3码+（1101） 8421BCD A口 余3码，B口1101，Ci0 S输出口 8421 BCD码,C i,设： X= A3A2A1A0、 Y= B3B2B1B0为8412码，C为向高位的进位。 X、Y按十进制相加，产生的和为S、进位为C,例3.3：8421码加法器实现十

15、进制数加法运算,怎样实现按十进制相加 ？先看手工演算过程：,X,Y,1 0 0 1,0 1 0 0,0 1 0 1,+,结果,S,=,N,=,0,N,9,N,（1） 设X=5,Y=4,则N=X+Y=9。因N 9，故N就是所求的S，且进位C为0,（2） 设X=5,Y=9,则N=X+Y=14。因N 9，故N不是所求的S，须对N进行加6修正,而应为1,X,Y,1 1 1 0,1 0 0 1,0 1 0 1,+,结果,N,9,N,1 1 1 0,+,0 1 1 0,1 0 1 0 0,的低位,6,丢弃,S,S=0100,C=1,结论： 当两数相加结果在0-9之间时，则两者相同。 当两数相加结果大于9时

16、，则二进制相加和比对应的用8421码表示的相加和等效的二进制值固定相差为6。因此，如要用8421码表示相加和，就需要对实际的相加结果加6进行调整 。 6=（0110）2,“加6修正”电路应具备的功能： 应能判断输入是否大于9，以决定是“加6”还是不加。 要有一个二进制加法器，被加数为S，加数固定为6或0。,关键: 怎样实现 “输入9判断逻辑” ?,约定： 设校正标志函数为Z，且当相加结果大于9时，Z=1，表示相加结果需要加6调整；否则Z=0，表示不需要调整。 画出Z函数的卡诺图。,注意： 表中只列出了输入为019的情况，因为两个一位十进制数及进位C3相加，其和不会超过19。,000 001 0

17、11 010 110 111 101 100,00 01 11 10,S1S0,C3S3S2,0 0 1 0 1 1 1 1,0 0 1 0 1 1 1 1,0 0 1 1 1 1 1 1,0 0 1 1 1 1 1 1,C3,S3S1,S3S2,Z=C3+S3S2+S3S1,需要两片74283，一片作两个BCD数相加，另一片作Z为1时加6调整用。 电路如P53页图4-20所示。,例3.4：用全加器实现BCD/B的转换,解： 以两位8421BCD码转换为例，设十位数的8421BCD码为B80B40B20B10，个位数的BCD码为B8B4B2B1。 如：49（01001001）,则两位十进制数的

18、8421BCD码为D=,式中，B为二进制的数符（0，1）；下标为权值。将上式展开，得：,D= B8080+B4040+B2020+B1010+B88+B44+B22+B11,为找出与二进制的关系，将上式整理得D=B80(64+16)+ B40(32+8)+B20(16+4)+ B10(8+2)+B88+ B44+B22+B11= B8064+B4032+(B80+B20)16+(B40+B10+B8)8 +(B20+B4)4+(B10+B2)2+B11=D626+D525+D424+D323+D222+D121+D020,其中：D0=B1 D1=B10+B2 产生进位位C1 D2=B20+B4+C1 产生进位位C2 D3=B40+B10+B8+C2 产生进位位C3和