数字集成电路复习期末考试题型_第1页
数字集成电路复习期末考试题型_第2页
数字集成电路复习期末考试题型_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、一、填空（每空3分，共 48分）1动态电路是指 。 2PLA是指 。3时钟偏差指 ，时钟正偏差对电路的影响是 。4列举三种克服电容串扰的方法 ， ， 。5三输入或非门的本征延时p= ，逻辑功效g= 。6. 图1中，存放在地址2处的数据值为 。7输入信号为A、B、C、D，若要实现逻辑，采用互补CMOS，伪NMOS，和动态逻辑所需要的晶体管的数目分别是 ， ， 。8图2所示的电路中，P的逻辑表达式为 。9列举两个MOS器件的寄生电容 ， 。二、A和B是加法器的输入，Ci是进位输入，则其进位输出。（1）试利用互补CMOS结构实现该全加器的进位电路（尽量使用较少的晶体管实现较高的性能）；（2）并确定使

2、其Tphl和Tplh近似相等所需的晶体管尺寸（以最小尺寸反相器为标准，反相器中(Wp/Lp)/(Wp/Lp)=2/1）。（12分）三、下图给出了一种基于锁存器的触发器，（1）判断该寄存器是上升沿触发还是下降沿触发并分析此触发器的基本工作原理；（2）判断其三个基本时间参数分别应满足什么条件？（10分）四、采用逻辑功效（Logic Effort）确定下图中门x和y的最佳晶体管尺寸。（10分）五、（1）画出利用传输管逻辑实现与操作的基本电路图；（2）分析传输管电路的优缺点；（3）列举两种克服传输管逻辑缺点的解决方法。（10分）六、右图是一般的进位选择加法器原理图，图中阴影部分显示了关键路径延时。请从结构上对其进行优化，并说

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论