数字电路课件：第4章组合逻辑电路

1、第四章 组合逻辑电路,杭州电子科技大学电子信息学院,教材原著：数字电路,逻辑电路,组合逻辑电路,时序逻辑电路,组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）,4.1 逻辑图形符号中的关联记号,1、逻辑关联记号,逻辑关联记号用法: 1. 带有同样数字的输入和输出受各自关联 2. EN、S、R输入记号无数字时为普通记号 3. 多个关联影响用逗号分隔，表示先后顺序,例1：输出受关联影响的门电路：,F=A+BC,F=A(B+C),F=AB C,例2：多重关联的组合电路,F=AC+B,F1=(AB+C) D F2=AB +C,X: 表示受影响的 两端短接 A=1：B和C短

2、接 A=0：C和D短接,例3：试写出如图所示两电路的输出函数.,4-2 编码器和译码器,功能：将十进制输入变成二进制码或BCD码输出。,1. 4-2线编码器：（将0-3编码为2位二进制数）,Y1=X3X2X1X0+ X3X2X1X0,Y0=X3X2X1X0+ X3X2X1X0,一、编码器,缺点： 1、当不需要编码时，即输入4线均为0时，输出Y1Y0仍为00； 2、当输入有多线为1时，输出Y1Y0也为00； 3、难以扩展，即无法用这样的编码器多个，组合成更多输入 线的编码器。,2. 8-3线优先编码器：（74LS148,将0-7编码为3位二进制数）,输入逻辑0有效,输出反码表示,高位优先编码,选

3、通输入 使能端,允许输出端,允许扩展端,编码器的输出表达式：,故：,同理：,允许输出为：,允许扩展是：,4000系列 CMOS集成电路： CD4532,74LS148的扩展：,当IS1时， 两片都不工作,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,74LS148的扩展：,当IS0时，,1、当I15I8中有 一个为0时,0,000111,0,1,1,不工作,1,1,1,1,0,000,111,74LS148的扩展：,当IS0时，,2、当I15I8中无 一个为0时,0,1,1,1,1,0,0,工作,000111,1,000,111,0,1,0,1,3. 10-4线优先编码器

4、：（将0-9编码为4位BCD码）,输入10中取1 码，0有效,74LS147,输出BCD 码反码,无I0线，因为与无输 入信号的情况等效,二、译码器,功能：将二进制或BCD码输入变成特定的信息输出。,1、2-4译码器：74LS139 （将2位二进制数译4路输出）,图形符号：,真值表：,逻辑图：,2、3-8译码器：74LS138 74HC138 （将3位二进制数译8路输出。）,3-8译码器74LS138、74HC138,A2 A0,地址输入端,八个输出端，低电平有效。 译码状态下，相应输出端为 禁止译码状态下，输出均为,Y0Y7：,逻辑图：,3-8译码器扩展：（将2片3-8扩展为4-16译码器。

5、）,A3-A0：译码输入,Sd：译码控制 Sd =0，译码 Sd =1，禁止译码,A3-A0：0000-0111，,上面的芯片工作,A3-A0：1000-1111,下面的芯片工作,000-111 译码输入,0,0,1,0,0,0,000-111 译码输入,1,0,1,0,0,1,例：试用38线译码器同时实现函数 及 ，并画出电路图。,解：方程可改写为：,画出电路图：,3、4-16译码器（74LS154）： （将4位二进制数译16路输出。）,4、BCD-10译码器（74LS154）： （将4位二进制数译10路输出。）,两种专门的8421BCD至10线译码器：,输入为 09 的BCD 码,输出0/

6、10码,输入伪码（10101111）时输出为全1码,输入伪码（10101111）时输出为高阻状态,真值表：,74HC42,5、其他码变换电路： BCD/7SEG译码器：,数字显示器分类： 按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。,1七段式LED显示器,LED显示器有两种结构：,共阳极：,共阴极：,2七段显示译码器7448,7448是一种与共阴极数字显示器配合使用的集成译码器。,灯测试输入信号： LT0时，测试 LT1时，正常显示,行波灭零输入,灭灯输入/行波灭零输出,1 1 1 1 1 1 0 0 1 1 0 0 0 0 1

7、1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1,a b c d e f g,输 出,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1,BI/RBO,输

8、入/输出,0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 灭灯 灭零 试灯,功能 （输入）,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 ,LT RBI,显示 字形,输 入,0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 ,D C B A,七段显示译码器7448的功能表,7448的逻辑功能：,（1）正常译码显示。

9、LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的ag输出全0，使显示器全灭；所以RBI称为灭零输入端。,（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。,（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均 输出0，显示器全灭。因此B

10、I称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000 时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为 灭零输出端。,LT=0，V20=1，所有段输出为1，试灯,G21=0，灭灯； G21=1，正常显示,具有灭零功能的多位数码显示电路,0,0,0,0,0,0,0,0,具有灭零功能的多位数码显示电路,0,0,5,6,0,0,5,6,4.3 数据选择器和分配器,一、 数据选择器(MUX：Multiplexer),数据选择器根据地址选择码从多路输入数据中 选择一路，送到输出。,4选1数据选择器：,从输入数据d1、d2、d3、d4中选择哪一路作为输

11、出Y，完全由 2-4线译码器来决定,ST：使能端 0有效,公共控制框,G 表示与关联有0、1、2、3，由地址输入A1A0来决定,3,0,8选1多路选择器,16选1多路选择器,四2选1数据选择器74x157 双4选1数据选择器74x153 8选1数据选择器74x151 16选1的数据选择器74x150,具有三态输出功能的数据选择器： 四2选1数据选择器74x257 双4选1数据选择器74x253 8选1数据选择器74x251 16选1的数据选择器74x250,MUX的应用:数据选择功能,8级十分频器,0,0,1,100HZ,MUX的扩展,A2A1A0=000011,A3A2A1A0=000001

12、11 上片工作 10001111 下片工作,0,1,100111,1,0,上片 工作,下片 工作,例1 试用8选1数据选择器74151实现逻辑函数：,解：首先求出F的最小项表达式，将F 填入卡诺图如下图所示，根据卡诺图可得：,将变量A、B、C作地址码,最小项序号对应的输入端 接1或高电平；,其余输入端接0或地,（2）用卡诺图降维方法,当逻辑函数的变量个数MUX地址端时，用卡诺图降维方法。,例2 试用8选1数据选择器实现逻辑函数：,解：,例3：用74LS153实现实现一个输血者血型和受血者血型符合输血规则的电路 。,解：,用MUX产生预定序列波形，即作波形产生器,若预定序列有8位，按101100

13、11规律循环,采用8选1MUX,8个输入端依次接入,1、0、1、1、0、0、1、1,地址码按二进制规律等间隔变化,0 0 0,1 0 0,1 1 1,Y,1 0 1 1 0 0 1 1,二、数据分配器（DMUX或DX： Demultiplexer ）,数据分配器将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。,输入数据D分配到哪一路作为输出Y，完全由2-4线译码器来决定,令d=0，则与4-2线译码器是等效的，,故译码器可当分配器使用,用译码器设计一个“1线-8线”数据分配器,数据输入,D,0,1,地址选择信号,数 据 输 出,数据分配器的应用,例：利用数据选择器和分配器实现信息的

14、“并行串行并行”传送。,由译码器连成的数据分配器,0 0 0,0,1,1,0,译码,禁止译码,0,1,CMOS的MUX兼具数据选择器和数据分配器的功能,用多路选择器产生阶梯波形：,4-4 数码的奇偶产生/校验器,采用奇偶产生/校验器的目的：,增加数码在异地或不同设备之间传输的可靠性,一、奇偶检验,（1）奇偶检验码,（2）奇偶检验,P（PEV）偶检验位 P（POD）奇检验位,二、9位奇偶产生/校验器（74LS280）,AH：8位数码的输入端（信息位） I：奇或偶校验时的控制输入端（奇偶校验位）,（d）功能表,总定性记号2K表示： 当输入数据AI中1的个数为偶数时，P=1，P=0； 当输入数据AI

15、中1的个数为奇数时，P=0，P=1。,P：偶校验的产生/检测端 P：奇校验的产生/检测端,三、奇偶产生/校验器的应用：,D0D7：并行的8位待传数据,在发送端，D0D7接AH，I接高电平1,若约定系统实行奇校验传输：,1,8位数据,1位奇 校验位,P=1，AH有偶数个1,P=0，AH有奇数个1,在接收端，P端获得奇校验的检测结果,P=1，收到的数据无误 或有偶数位出错,P=0，有一位或奇数位出错,四、奇偶产生/校验器的位扩展方法,24位数据的奇偶校验：,4-5 组合电路的分析,分析已知逻辑电路功能,步骤：,输出函数 表达式,简化函数,真值表,描述电路 功能,例1：试分析如图所示逻辑电路的功能。

16、,因此该电路为少数服从多数电路， 称表决电路。,（1）逻辑表达式,（2）真值表,（3）判断：,多数输入变量为1，输出F为1；,多数输入变量为0，输出 F为0,例2：试分析下图所示由或非门构成的电路，列出真值表， 说明其功能。,解：由图可得输出函数为：,可以看出：,该电路是一个三变量优先 排队电路，排队优先是按 A,B,C的次序进行，即：,当A有输入时，不论B和C为何值，FAA；,只有当A=0时，B输入才能传给FB；,只有A和B都为0时，C输入才能传给FC,例：,试求下面电路的输出函数F（V，W，X，Y，Z）,重复,4,20,28,1,5,2,6,10,14,22,3,7,4-6 组合电路的设计

17、,步骤：,根据要求设计出实际逻辑电路,确定输入、输出 列出真值表,写出表达式 并化简,画逻辑电路图,形式变换,根据设计所用芯片要求,例：半加器的设计,（1）半加器真值,（2）输出函数,（3）逻辑图,（4）逻辑符号,一、用逻辑门设计组合电路,将用“异或”门实现的半加器改为用“与非”门实现,函数表达式变换形式：,用“与非”门实现半加器逻辑图如图所示：,全加器是实现,例4：全加器的设计,全加器逻辑符号,全加器真值表,一位二进制数,一位二进制数,低位来的进位,由于：,采用圈1法,用摩根定律得：,采用圈0法,例：试将8421BCD码转换成余3BCD码,（2）卡诺图,（1）真值表,（2）卡诺图,（3）表达

18、式,（4）电路图,（3）表达式,二、用功能组件设计组合电路,例：,全加器的输出逻辑方程为：,写成最小项之和的形式：,用双2-4线译码器实现，电路如下：,例：某项竞赛由四位裁判通过投票决定成功与否，若判成功至 少需要三票；若是两票赞成，两票反对，则竞赛必须重来； 若至少有一票赞成，则判竞赛失败。试用中规模组件设计 这种竞赛判决电路。,解：,设输入A、B、C、D代表四位裁判的投票：,判决器有三个输出：,F1表成功，F2表重做，F3表失败,1表赞成，0表反对,真值表：,三个输出函数表达式：,用4-16线译码器构成判决器,另解：改用有互补输出的MUX，并降维，,三个输出之间有关系：F2=F1F3,降维

19、：,以D作为图记变量,变换为：,逻辑电路为：,4-7 组合电路中的竞争与险象,在组合电路中，信号经由不同的途径达到某一会合 点的时间有先有后,由于竞争使组合电路输出产生瞬间的错误，即发生了险象(毛刺）,一、产生竞争冒险的原因,由于G1门的延迟时间tpd输出端出现了一个正向窄脉冲。,竞争：,险象：,F,1.产生“1冒险”,例：电路如图，已知输入波形，画输出波形。,2.产生“0冒险”,二、冒险现象的识别 1、可采用代数法来判断一个组合电路是否存在冒险： 写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：,则存在1冒险；,则存在0冒险。,F,例： 判断图示电路是否

20、存在冒险，如有，指出冒险类型， 画出输出波形。,解：写出逻辑表达式：,若输入变量AB1，则有：,因此，该电路存在0冒险。AB1 时L的波形。,A=1,B=1,C,E,F,在或非门电路中：,表达式为：,若输入变量AB0，则有：,因此，该电路存在1冒险。 画出AB1 时L的波形。,例： 判断函数 是否存在冒险：,解：如果令AC0，则有,因此，该电路存在l冒险。,2、如函数卡诺图上为简化作的圈相切，且相切处又 无其他圈包含，则可能有险象。,如图所示电路的卡诺图两圈相切，故有险象。,两圈相切有险象,A=B=1时，C的变化产生0险象。,险象,逻辑险象,功能险象,逻辑险象：由于电路的逻辑结构特征所产生险象,功能险象：由于输入信号变化先后不一而造成的险象,功能险象产生的原因：,卡诺图为：,箭头表示A、B、C变化的路径,ABC从111010， ABC变化顺序为（因为AC不可能同时变化） ：111011010 F经历了101的 冒险险象,B1保持不变， 而C先于A由1