第4章-触发器

1、第四章 触发器,4.1 概述（无图） 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器的动态特性,返回,4.1 概 述,组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。所谓触发器，就是能够存储1位二值信号的基本单元电路。,为了实现记忆1位二值信号的功能，触发

2、器必须具有如下几个基本特点：,具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。 根据不同的输入信号可以置成1或0状态。 在输入信号消失以后，能将获得的新状态保存下来。,触发器的分类,按电路结构和动作特点来分： 基本RS触发器 同步RS触发器 主从触发器 维持阻塞触发器 CMOS边沿触发器,按逻辑功能来分： RS触发器 JK触发器 D触发器 T触发器,按存储数据的原理来分： 静态触发器 动态触发器,4.2 触发器的电路结构与动作特点,图4.2.1 用或非门组成的基本RS触发器 （a）、（b）电路结构（c）图形符号 图4.2.2 用与非门组成的基本RS触发器（a）电路结

3、构（b）图形符号 图4.2.3 例4.2.1的电路和电压波形（a）电路结构（b）电压波形图 图4.2.4 同步RS触发器（a）电路结构（b）图形符号 图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号 图4.2.6 例4.2.2 的电压波形图 图4.2.7 D型锁存器电路（a）基本形式 （b）7475采用的电路 图4.2.8 主从结构RS触发器（a）电路结构（b）图形符号 图4.2.9 例4.2.3 的电压波形图 图4.2.10 主从JK触发器,返回,下页,图4.2.11具有多输入端的主从JK触发器 图4.2. 12例4.2.4 的电压波形图 图4.2. 13例4.

4、2.5 的电压波形图 图4.2. 14利用CMOS传输门的边沿触发器 图4.2. 15带异步置位、复位端的CMOS边沿触发器 图4.2. 16 维持阻塞结构的RS触发器 图4.2. 17 维持阻塞结构的D触发器 图4.2. 18具有异步置位、复位端和多输入端的维持阻塞D触发器 图4.2. 19利用传输延迟时间的边沿触发器 图4.2. 20例4.2.6 的电压波形图,返回,上页,电路结构,信号输入端，低电平有效。,4.2.1 基本RS触发器的电路结构与动作特点 一、电路结构与工作原理,工作原理,1,0,0,1,0 1,0,0,1,1,0,1 0,1,1,1,1,0,1 1,不变,1,0,0,0,

5、1,1,0 0,不定,？,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,基本RS触发器的特点,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。,在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。,图4.2.1 用或非门组成的基本RS触发器（

6、a）、（b）电路结构（c）图形符号,返回,RD、SD高电平有效，分别是复位端、置位端。,图4.2.2 用与非门组成的基本RS触发器（a）电路结构 （b）图形符号,返回,低电平有效，分别是复位端、置位端。,二、动 作 特 点,基本RS触发器的输出端Q和 状态由输入信号 来决定，当输入信号 发生变化时，输出端Q和 的状态作相应的变化。 如下图所示：,图4.2.3 例4.2.1的电路和电压波形（a）电路结构 （b）电压波形图,返回,4.2.2 同步RS触发器的电路结构与动作特点,触发器的翻转不是由输入信号控制，而是由外加的时钟脉冲控制。 一、电路结构与工作原理,图4.2.4 同步RS 触发器（a）电

7、路结构（b）图形符号,返回,逻辑电路,R,S,S 置位端，高电平有效 R 复位端，高电平有效,R,S,S=1,Q,G1,G2,R=1,Q,CP=0时， S=1， R= 1，Q的状态保持不变。,0,0,CP=1时， S=S， R= R，Q的状态由R、S决定。 如下表所示：,特性表,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态转换图,描述触发器的状态转换关系及转换条件的图形称为状态转换图,0,1,1/,1/,10/,01/,图4.3.1 RS 触发器的状态转换图,返回,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,

8、置1,置0,置1,置1,置1,保持,不允许,不确定,基本RS触发器的翻转由输入信号控制； 同步RS触发器的翻转由时钟脉冲控制，属于电平触发，即在CP=1期间都可以触发翻转； CP=1期间，若R、S有多次变化，Q也会多次翻转，即会“空翻”。 时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,主要特点,波形图,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,二、动 作 特 点,输入信号在CP=0期间保持不变，在CP=1的全部时

9、间内RS的变化都将引起触发器状态的相应改变，即在CP=1期间输入信号发生多次变化，触发器的状态也可能发生多次翻转，这降低了电路抵御干扰信号的能力。,波 形 图,波形图,S,R,CP,图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号,返回,在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS触发器电路上往往还设置有专门的异步置位输入端和异步复位输入端。如下图所示：,图4.2.6 例4.2.2 的电压波形图,返回,图4.2.7 D 型锁存器电路（a）基本形式 （b）7475采用的电路,返回,为了适用于单端输入信号的

10、场合，在有些集成电路中也把同步RS触发器作成下图的D型锁存器（或双稳态锁存器）形式：,1、主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。,1,0,4.2.3 主从触发器的电路结构和动作特点,一、电路结构与工作原理,电路结构,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。 下图所示的主从JK

11、触发器就可以克服上述缺点。,2、主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,它是通过将主从RS触发器的Q和 端作为一对附加的控制信号接回到输入端而实现的。,特性表,时序图,电路特点,逻辑符号,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。,带清零端和预置端的主从JK触发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从

12、JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,图4.2.8 主从结构RS触发器（a）电路结构 （b）图形符号,返回,图4.2.9 例4.2.3 的电压波形图,返回,二、主从触发器的动作特点,触发器的翻转分两步动作。第一步，在CP=1的期间主触发器接受输入端的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，使Q、 Q相应地改变状态。 因为主触发器本身是一个

13、同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 主从JK触发器有一次变化现象，即在CP=1期间，Q和Q的状态只能变化一次。,主从JK触发器的一次变化现象,在CP=1期间，JK发生了多次变化，Q主只变化一次，所以在CP下降沿到来时，Q状态与此时的 Q主相同，并不是由此时的JK状态决定。这就是一次变化现象。,主从JK触发器的波形图,图4.2.10 主从 J K 触发器,返回,图4.2.11 具有多输入端的主从 J K 触发器,返回,J1和J2、K1和K2是与的逻辑关系。,图4.2.12 例4.2.4 的电压波形图,返回,图4.2.13 例4.2.5 的电压波形图,返回

14、,4.2.4 边沿触发器的电路结构和动作特点,为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。为实现这一设想，人们相继研制成了各种边沿触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器、利用二极管进行电平配置的边沿触发器等几种。,图4.2.14 利用CMOS传输门的边沿触发器,返回,一、利用CMOS传输门的边沿触发器,下图就是利用CMOS传输门构成的一种边沿触发器：,这种触发器的动作特点是输出端状态的转换发生在CP的上升沿，而且触发器所保

15、存下来的状态仅仅取决于CP上升沿到达时的输入状态。,图4.2.15 带异步置位、复位端的CMOS边沿触发器,返回,边沿触发的动作特点在图形符号中以CP输入端处的“”表示。如下图所示：,二、维持阻塞触发器 边沿触发器的另一种电路结构形式是维持阻塞结构。在TTL电路中这种结构形式用得比较多。 下图就是维持阻塞结构RS触发器的电路结构图：,图4.2.16 维持阻塞结构的 R S 触发器,返回,是置1维持线,1,3,2,4,是置0维持线,是置1阻塞线,是置0阻塞线,有了这4根线，就能保证CP由低电平跳变为高电平以后，无论 和 的状态如何改变，而 和 始终不变。于是，触发器的次态将仅仅取决于CP上升沿到

16、时的输入状态。,图4.2.17 维持阻塞结构的D触发器,返回,为适应输入信号以单端形式给出的情况，维持阻塞触发器也经常作成单端输入的形式。如下图所示：,图4.2.18 具有异步置位、复位端和多输入 端的维持阻塞D触发器,返回,维持阻塞触发器的产品有时也作成多输入端的形式。如下图所示：,维持阻塞D边沿触发器,电路结构,RD 直接置0端SD 直接置1端低电平有效,逻辑符号,工作原理,CP=0时，Q3=Q4=1，Q不变，触发器处于稳态，同时， Q6=D ，Q5=D ，接受输入信号D； CP由0变1时，触发器翻转，Q4=Q6=D ，Q3=Q5=D ，使Q=D； CP=1时，输入信号被封锁。 若Q4=0

17、，则经1线封锁G6；若Q3=0时通过3线封锁G4，通过2线封锁G5，所以，此时Q3、Q4、Q5、Q6的状态与D无关。 总之，该触发器在CP正跳沿前接受输入信号，正跳沿时翻转，正跳沿后输入被封锁。,D触发器的功能表,利用传输延迟时间的边沿触发器(a)电路结构 (b)逻辑符号,三、利用传输延迟时间的边沿触发器,该类边沿触发器是利用门电路的传输延迟时间实现边沿触发的。,工作原理,CP=0时，Q3=Q4=1，Q1=Q2=0，Q不变； CP由0变1时，触发器不翻转，为接受输入信号作准备。 由于与非门G3、G4的平均延迟时间比与或非门G1、G2构成的基本触发器的平均延迟时间要长，GA、GD门先打开，此时Q

18、3=Q4=1，CP=1，所以Q依然不变。 CP由1变0时触发翻转。 Q3、Q4状态由J、K决定，CP由1变0时，GA、GD门关闭，Q1=Q2=0，GB、GC门打开，Q由Q3、Q4决定，触发器翻转。 CP=0以后，G3、G4又被封锁。,四、边沿触发器的动作特点,边沿触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。 这种特点有效的提高了触发器电路的抗干扰能力，因而也提高了电路的工作可靠性。,边沿D触发器的波形图,边沿JK触发器的波形图,图4.2.19 利用传输延迟时间的边沿触发器,返回,图4.2.20 例4.2.6 的电压

19、波形图,返回,附：边沿触发器,1、边沿D触发器,工作原理,边沿D触发器没有一次变化问题。,逻辑符号,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,2、边沿JK触发器,CP下降沿时刻有效,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。 功能齐全，使用方便灵活。 抗干扰能力极强，工作速度很高。,集成边沿JK触发器,74LS112为CP下降沿触发。 CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。,注意,4.3触发器的逻辑功能及其描述方法,图4.3.1 RS 触发器的状态转换图 图4.3.2 JK 触发器的状态转换图 图4.

20、3.3 T 触发器的状态转换图和逻辑符号 图4.3.4 D 触发器的状态转换图 图4.3.5维持阻塞结构JK 触发器（74LS109）的电路图 图4.3.6 利用CMOS 传输门的JK 触发器CC4027 图4.3.7将JK 触发器用作RS、T 触发器 （a）用作RS触发器 （b）用作T 触发器,返回,4.3.1 触发器按逻辑功能的分类,触发器功能表示形式： 功能表 特性方程 状态转换图,按逻辑功能分类： RS触发器 JK触发器 D触发器 T触发器,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,一、RS触发

21、器,特性表,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态转换图,描述触发器的状态转换关系及转换条件的图形称为状态转换图,0,1,1/,1/,10/,01/,图4.3.1 RS 触发器的状态转换图,返回,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,不确定,集成基本RS触发器,EN1时工作 EN0时禁止,JK触发器的功能表,二、JK触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。,JK触

22、发器特性方程和状态转换图,K=1,Qn+1=JQn+KQn,图4.3.2 JK触发器的状态转换图,返回,T触发器功能表,三、T触发器,T触发器特性方程和状态转换图,Qn+1=TQn+TQn,图4.3.3 T 触发器的状态转换图和逻辑符号,返回,D触发器的功能表,四、D触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,D触发器特性方程和状态转换图,Qn+1=D,图4.3.4 D 触发器的状态转换图,返回,集成同步D触发器,CP1、2,CP3、4,POL1时，CP1有效，锁存 的内容是CP下降沿时刻D的值； POL0时，CP0有效，

23、锁存 的内容是CP上升沿时刻D的值。,4.3.2 触发器的电路结构与逻辑功能的关系,触发器的逻辑功能和电路结构是两个不同的概念。所谓逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用功能表、特性方程或状态转换图给出。根据逻辑功能的不同特点，我们把触发器分成了RS、JK、T、D等几种类型。 而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于电路结构的不同，其动作特点也不同。,集成维持阻塞D触发器,D触发器的功能表,74LS74管脚排列图,集成负边沿JK触发器,JK触发器的功能表,74LS112管脚排列图,图4.3.5 维持阻塞

24、结构 JK 触发器（74LS109）的电路图,返回,图4.3.6 利用CMOS传输门的JK 触发器CC4027,返回,图4.3.7 将JK 触发器用作RS、T 触发器（a）用作RS触发器 （b）用作T 触发器,返回,比较JK、RS、T三种类型触发器的功能表可以看出，其中JK触发器的逻辑功能最强，它包含了RS触发器和T触发器的所有逻辑功能。因此，在需要使用RS触发器和T触发器的场合完全可以用JK触发器来取代。如下图所示：,因此，目前生产的时钟控制触发器定型产品中只有JK触发器和D触发器这两大类。,JK触发器转换为D、T触发器,D触发器转换为JK触发器,转换步骤： （1）写出已有触发器和待求触发器

25、的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。,转换方法： 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,JK触发器RS触发器,RS触发器特性方程,变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：,比较，得：,电路图,JK触发器D触发器,写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：,与JK触发器的特性方程比较，得：,电路图,JK触发器T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输

26、入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。,特性表,逻辑符号,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,JK触发器T触发器,在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,D触发器JK触发器,D触发器T触发器,D触发器T触发器,4.4 触发器的动态特性,图4.4.1 基本RS 触发器的电路与动态波形 图4.4.2 同步RS 触发器的电路和动态波形 图4.4.3 主从 JK 触发器的电路和动态波形 图4.4.4 维持阻塞D 触发器的电路与动态波形,返回,图4.4.1 基本RS 触发器的电路与动态波形,返回,4.4.1 基本RS 触发器的动态特性,输入信号宽度tW必须满足： 其中，tpd是门电路的平均传输延迟时间,传输延迟时