第三章 门电路

1、门电路第三章 内容提要：本章主要讲述数字电路的基本逻辑单元门电路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极管和三极管及场效应管的开关特性基础上，讲解它们的电路结构、工作原理、逻辑功能、电器特性等等， 为以后的学习及实际使用打下必要的基础。本章重点讨论TTL门电路和CMOS门电路。本 3.13.23.3章主要内容概述半导体二极管门电路CMOS门电路3.4 *其他类型的MOS集成门电路3.5 TTL门电路3.6 * 其他类型的双极型集成门电路3.7 * BiCMOS电路3.8 * TTL门电路与CMOS门电路的接口3.1 概述1. 门电路：实现基本逻辑运算和复合运算的单元电路称为门电路，常用

2、的门电路有非门、与非门、或非门、异或门、与或非门等2. 正负逻辑系统(1)正逻辑：在二值逻辑中，如果用高电平表示逻辑“1” ， 低电平表示逻辑“0” ，在这种规定下的逻辑关系称为正逻辑，如图3.1.1所示图3.1.1 正负逻辑示意图3.1 概述(2) 负逻辑：在二值逻辑中，如果用高电平表示逻辑“0” ， 低电平表示逻辑“1” ，在这种规定下的逻辑关系称为负逻辑，如图3.1.1所示。图3.1.1 正负逻辑示意图同一逻辑电路采用不同的逻辑关系，其逻辑功能是完全不同的，如表3.1.1正负逻辑对应的逻辑电路，3.1 概述由表中可以看出正负逻辑式互为对偶式即若给出一个正逻辑的逻辑式，则对偶式即为负逻辑的

3、逻辑式，如正逻辑为或门， 即Y=A+B，对偶式为YD AB。正负逻辑的使用依个人的习惯，但同一系统中采用一种逻辑关系，本书采用正逻辑表3.1.1 正负逻辑对应的门电路正逻辑负逻辑与门或门或门与门与非门或非门或非门与非门异或门同或门同或门异或门现，3.1 概述3. 高低电平的实现在数字电路中，输入输出都是二值逻辑，其高低电平用“0”和“1”表示。其高低电平的获得是通过开关电路来实 如二极管或三极管电路组成。如图3.1.2所示。其原理为：图3.1.2 高低电平实现原理电路当开关S断开时，输出电压voVcc，为高电平“1”； 当开关闭合时，输出电压vo0，为低电平“0”；若开 关由三极管构成，则控制

4、三级管工作在截止和饱和状态，就相当开关S的断开和闭合。3.1 概述单开关电路功耗较大，目前出现互补开关电路（如CMOS门电路），即用一个管子代替图3.1.2中的电阻，如图3.1.3所示图3.1.2高低电平实现原理电路VccS1输输入vIvo 出信信号号S2图3.1.3 互补开关电路3.1 概述互补开关电路的原理为开关S1和S2受同一输入信号v 的控制，而且导通和I断开的状态相反。当S1闭合时，S2断开，输出为高电平“1”；相反当S1断开时，S2 闭合，输出为高电平“0”。互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用VccS1输输

5、入vIvo 出信信号号S2图3.1.3 互补开关电路3.1 概述4. 数字电路的概述 （1）优点：在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。图3.1.1 正负逻辑示意图3.1 概述(2) 分类：100/片（1001000）/片可分为分立元件逻辑门电路和集成逻辑门电路： 分立元件逻辑门电路是由半导体器件、电阻和电容连接而成。集成逻辑门电路是将大量的分立元件通过特殊工艺集成在很小的半导体芯片上。数字集成电路根据规模可分为小规模（SSISmall Scale Integratio

6、 n）中规模（MSI - Medium Scale Integratio n)按规模分（每片IC所含元器件数）大规模（LSILarge Scale Integratio n)超大规模（VLSIVery Large Scale103 105 /片Integratio n）105 以上/片3.1 概述按导电类型可分为）数字集成电路的基本逻辑单元是集成逻辑门，因此本章先介绍CMOS和TTL数字集成逻辑门的结构、工作原理单极型（FET） 按导电类型双极型（BJT）兼容型（FETBJT3.2半导体二极管门电路3.2.1 半导体二极管的开关特性1. 稳态开关特性将图3.1.2中的开关用二极管代替，则可得到

7、图3.2.1所示的半导体二极管开关电路图3.1.2高低电平实现原理电路图3.2.1 二极管的开关电路3.2.1半导体二极管的开关特性对于图3.2.1所示二极管开关电路，由于二极管具有单向导电性， 故它可相当受外加电压控制的开关。将电路处于相对稳定状态下， 晶体二极管所呈现的开关特性称为稳态开关特性图3.2.1 二极管的开关电路设vi的高电平为VIHVCC， vi的低电平为VIL0，且D 为理想元件，即正向导通电阻为0，反向电阻无穷大， 则稳态时当vIVIHVCC时，D截止，输出电压vD VOH VCC3.2.1半导体二极管的开关特性当vIVIL0时，D导通，输出电压vo VOL 0即可以用输入

8、电压vi的高低电平控制二极管的开关状态，并在输出端得到相应的高低电平图3.2.1 二极管的开关电路2.二极管动态特性：当电路处于动态状态，即二极管两端电压突然反向时，半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）3.2.1半导体二极管的开关特性二极管的动态电流波形如图3.2.3所示这是由于在输入电压转换状态的瞬间，二极管由反向截止到正向导通时，内电场的建立需要一定的时间， 所以二极管电流的上升是缓慢的；当二极管由正向导通到反向截止时，二极管的电流迅速衰减并趋向饱和电流也需要一定的时间。由于时间很短，在示波器是无法看到的图3.2.3 二极管动态电流波形3.2.1半导体二极管的开关特

9、性在输入信号频率较低时，二极管的导通和截止的转换时间可以认为是瞬间完成的。但在输入信号频率较高时，此时间就不能忽略了。将二极管由截止转向导通所需的时间称为正向恢复时间（开通时间）ton；二极管由导通转向截止所需的时间称为反向恢复时间（关断时间）tre，两者统称为二极管的开关时间，一般ton tre图3.2.3 二极管动态电流波形treton3.2.2二极管与门简单的二极管与门电路如图3.2.4所示设VCC5V，输入端A、B的高低电平为VIH3V，VIL0V，二极管的正向导通压降为0.7V，则：VDF图3.2.4二极管与门电路当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压

10、为0.7V，为低电平；只有A、B中 都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平。3.2.2二极管与门其输入输出及真值表如表3.2.1和3.2.2所示其输出Y和输入A、B是与的关系，即表3.2.1表3.2.2规定3V以上为“1”0.7V以下为“0”ABY000010100111ABY 0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VY = A B3.2.3 二极管或门二极管或门电路如图3.2.5所示设输入端A、B的高低 电 平 为 VIH3V， VIL0V，二极管的正向导通压降为VDF 0.7V，则：图3.2.5二极管或门电路当A、B中有一个是低电平0V

11、时，至少有一个二极管导通，使得输出Y的电压为0.7V，为低电平；只有A、B中 都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平。3.2.2二极管或门其输入输出及真值表如表3.2.3和3.2.4所示其输出Y和输入A、B是与的关系，即图3.2.5二极管或门电路表3.2.4表3.2.3规定2.3V以上为10V以下为0ABY000011101111ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VY = A+ B3.2.2二极管或门二极管构成的门电路的缺点:1. 电平有偏移:输出的高低电平数值与输入的高低电平数值相差一个二极管的压降，后级的二极管门电路电平偏移，甚至

12、使得高电平下降到门限值以下2. 带负载能力差：由于这种二极管门电路的输出电阻比较低，故带负载能力差，输出电平会随负载的变化而变化。 只用于IC内部电路3.3 CMOS门电路CMOS逻辑门电路是在TTL器件之后，出现的应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTl逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列（国际MC54HC/74HC),此外还有兼容型的74HCT和74BCT系列（BiCMOS）先介绍74系列的反相器和逻辑门，再简单介绍其它

13、系列的逻辑门3.3.1MOS管(绝缘栅）的开关特性一、MOS管的类型和符号a. 增强型NMOS符号如图3.3.1所示DDBGGSS(a)标准符号(b)简化符号图3.3.1 增强型NMOS管的符号3.3.1MOS管(绝缘栅）的开关特性NMOS共源极接法电路如图3.3.2（a）所示，输出特性如(b)所示图3.3.2NMOS管共源极接法电路及其输出特性3.3.1MOS管(绝缘栅）的开关特性增强型NMOS共源极接法电路如图3.3.3（a）所示，转移特性如(b)所示开启电压图3.3.3NMOS管共源极接法电路当vGS 1093.3.1MOS管(绝缘栅）的开关特性图3.3.3NMOS管共源极接法电路VGS

14、 VGS (th) 时,管子导通，iD V 2，GSRONVGS(th)，管子截止， iD = 0iD+vGS(th)0vGS+vDSvGS-(a)共源极接法(b)转移特性图3.3.5 增强型PMOS管共源极接法和转移特性3.3.1MOS管(绝缘栅）的开关特性iD+vGS(th)0vGS+vDSvGS-(a)共源极接法(b)转移特性图3.3.5 增强型PMOS管共源极接法和转移特性vGS VGS (th) 时,管子导通，iD V 2GS3.3.1MOS管(绝缘栅）的开关特性c. 耗尽型NMOS符号如图3.3.6所示DDBGGSS(a)标准符号(b)简化符号图3.3.6 耗尽型NMOS管的符号3

15、.3.1MOS管(绝缘栅）的开关特性耗尽型NMOS共源极接法电路如图3.3.7（a）所示，转移特性如(b)所示当vGS VGS(off)(负值），管子截止， iD = 0；vGS VGS(off)(正值），管子截止， iD = 0；vGS |VGS（th)P|+VGS(th)N，图3.3.10 CMOS反相器电路v=RoffV VOHR+ RDDDDoffon(Ron Roff )当vIVIL0为低电平时，T2截止， T1管导通，输出电压为高电平，即3.3.2 CMOS反相器的电路结构和工作原理图3.3.10 CMOS反相器电路v=RonV 0OLR+ RDDoffon(Ron VGS( th

16、)P+ VGS( th) N作原理3.3.2 CMOS反相器的电路结构和工AB段：输入低电平T1管导通，T2截止，输出电压为高电平，即CD段：输入高电平图3.3.11 CMOS反相器的电压传输特性T1管截止，T2导通，输出电压为低电平，即VO= VOL= 0VI VDD - VGS (TH ) PVO= VOH= VDDVI VGS (th) N原理3.3.2 CMOS反相器的电路结构和工作BC段：T1、T2同时导通，若T1、T2参数完全相同，则图3.3.11 CMOS反相器的电压传输特性当V= 1 V时，V= 1 VI2DDO2DDVGS (TH ) N VI VDD - VGS (TH )

17、 P作原理3.3.2 CMOS反相器的电路结构和工2.电流传输特性电流传输特性是反相器的漏极电流随输入电压变化曲线，如图3.3.12所示。也分成三段：AB段：输入低电平T1管导通，T2截止，输出漏极电流近似为零图3.3.12 CMOS反相器的电流传输特性VI VDD - VGS (TH ) P作原理3.3.2 CMOS反相器的电路结构和工BC段：T1、T2同时导通，有电流iD同时通过，且在vIVDD / 2附近处，漏极电流最大，故在使用输入电压不应长时间工作在这段，以防由于功耗过大而损坏。图3.3.12 CMOS反相器的电流传输特性VGS (TH ) N VI VDD+VF时，D1导通，将栅极

18、电位vG钳位在VDD+VF，而当vI -VF时， D2导通，将栅极电位vG钳位在VF，这样使得C1、 C2不会超过允许值。3.3.3 CMOS 反相器的静态输入和输出特性其输入特性如图3.3.16所示图3.3.16 CMOS反相器的输入特性D1或D2导通D1、D2截止入和输出特性看输出电压喝输出电流特性和输出为高3.3.3 CMOS 反相器的静态输 二、输出特性输出特性为从反相器输出端的关系，包括输出为低电平输出电平输出特性1.低电平输出特性在输入为高电平，即vIVIHVDD时，此时T1截止， T2导通，如图3.3.17所示，电流从负载注入T2，输出电压VOL随电流增加而提高。图3.3.17

19、输出为低电平时的电路性曲线如图3.3.18所3.3.3 CMOS 反相器的静态输入和输出特性其特示图3.3.18 输出为低电平时的输出特性实际上是T2管漏极电流iD和漏源电压vDS之间的关系3.3.3 CMOS 反相器的静态输入和输出特性2.高电平输出特性在输入为低电平，即 vIVIL0时，此时T1导通， T2截止，如图3.3.18所示，电流从T1管流出到负载，输出电压VOHVDDIOHRON1随电流增加而下降。电流的实际设方图3.3.18 输出为高电平时的电路方向与所向相反3.3.3 CMOS 反相器的静态输入和输出特性其特性曲线如图3.3.19所示高电平输出特性也和管子的输出特性有关，而且

20、vGS越负，电压下降的越多图3.3.19 输出为高电平时的输出特性3.3.4CMOS反相器的动态特性前面的输入输出特性为静态特性，没有考虑电路转换状态时的延迟，动态特性要考虑传输延迟时间。一、传输延迟时间tPHL和tPLH由于MOS管的寄生电容和负载电容的存在，使得输出电压的变化滞后输入电压的变化，将输出电压变化迟后输入电压变化的时间成为传输延迟时间。tPHL输出由高电平跳变为低电平时的传输延迟时间tPLH输出由低电平跳变为高电平时的传输延迟时间tpd平均传输延迟时间，tpd（ tPHL tPLH）/ 2CMOS电路tPHL tPLH3.3.4CMOS反相器的动态特性图3.3.20为CMOS非

21、门的输出输入波形。图3.3.20 CMOS反相器的输入输出波形tPHL输入电压前沿上升到幅值的50与输出后沿下降到幅值的50之间的差值tPLH输入电压后沿下降到幅值的50与输出前沿上升到幅值的50之间的差值二、交流噪声容限 交流噪声容限是在窄脉冲作用下，输入电压允许变化的范围，图3.3.20是输入为3.3.4CMOS反相器的动态特性CMOS反相器的交流噪声容限曲线。即它反映CMOS反相器图3.3.20 交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系的动态抗干扰能力。其中tw 是脉冲宽度。由于电路中存在着开关时间和分布电容的充放电过程， 因而门电路输出状态的改变，直接与输入脉冲信

22、号的 幅度和宽度有关，当输入脉冲信号的宽度接近于门电 路传输延迟时间的情况下，则需要较大的输入脉冲幅 度才能使电路的输出发生变化。也就是说门电路对窄 脉冲的噪声容限要高于直流噪声容限。不同宽度窄脉冲时VNA=f（tw）3.3.4CMOS反相器的动态特性三、动态功耗当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态过程中，将产生附加的功耗，称为动态功耗。它包括对负载电容充放电的功耗PC和在两个管子同时导通时的功耗PT。电容充放电的功耗为其中：CL负载电容f输入信号的频率VDD漏极电源电压P= Cf V 2CLDDVGS (TH ) N VI RON， VIH VDD，VIL0。C的高低电

23、平为VDD和0，则 （1）C0， C1只要vI在0 VDD之间变化， T1和T2同时截止，输入和输出为高阻态，传输门截止，输出vo0图3.3.34 传输门的工作电路3.3.5其他类型的CMOS逻辑门 （2）C1， C0在vI 在0 VDD时，若 0 vI VDD-VGS(th)N，T1管导通，T2管截止，如图3.3.35所示，输出为vovI；若VDD，T1管截止，T2管导通，输出为vovI|VGS(th)P| vI 图3.3.35CMOS的工作状态|VGS(th)P| vI VDD0 vI RTG.b. 由于MOS管的导通内阻是栅源电压vGS的函数，而vGS 又和输入电压有关，故RTG和输入电压有关。为了减小RTG的变化，通常在电路上做了改进，尽量降低RTG。K= RL TGR+ RLTGv=RLv= KvoR+ RITGITGLCvvSWoIRL图3.3.37 CMOS双向模拟开关接负载电阻的情况3.3.5其他类型的CMOS逻辑门四、三态输出的CMOS门电路其电路如图3.3.38所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态高阻态图3.3.38CMOS三态门的电路及符号3.3.5其他类型的CMOS逻辑门 其工作原理为其中EN 为使能端， 且低电平有效，即EN 0，YA CMOS三态门形式有多种，它也可以在CMOS反相器基础上加控制