半导体器件 第10章 晶体生长和外延.ppt

1、第10章 晶体生长和外延,半导体器件,Semiconductor Devices,概 述,对分立器件而言，最重要的半导体是硅和砷化镓。 一种单晶生长，获得高质量的衬底材料。 另一种与晶体生长密切相关的技术：“外延生长”，即在单晶衬底上生长另一层单晶半导体。 同质外延 异质外延,晶体生长,Cz法生长单晶硅起始材料,SiHCl3沸点32度，分馏提纯，得到电子级硅,柴可拉斯基法（Cz法或直拉法）,从融体（液态）中生长单晶硅,悬浮区熔法,悬浮区熔法(float-zone)可生长出比一般Cz法更低杂质浓度的单晶硅；主要用于高电阻率材料的器件，如高功率、高压等器件。,对某些开关器件而言，如高压可控硅，必须

2、用到大面积芯片，对掺杂均匀度要求较高。采用中子辐照工艺。,砷化镓晶体的生长技术起始材料,砷化镓的起始材料是以物理特性和化学特性均很纯的砷和镓元素合成的多晶砷化镓。因为砷化镓是由两种材料所组成，所以它的性质和硅这种单元素材料有极大的不同。可以用“相图”来描述。,砷化镓生长工艺,合成砷化镓通常在真空密闭的石英管系统中进行，此管有2个温度区。高纯度的砷放置在石墨舟中加热到601-620 ；而高纯度的镓放置在另一个石墨舟中，加热到稍高于砷化镓熔点（1240-1260 ）的温度。此情形下，会形成过多的砷蒸汽压：一来会使砷蒸汽压输送到镓的熔融态进而转变成砷化镓，二来可以防止在炉管形成的砷化镓再次分解。当熔

3、融态冷却时，就可以产生高纯度的多晶砷化镓。 有两种技术可以生长砷化镓：Cz法和布理吉曼法。 Cz法与硅生长类似，同时它采用了液体密封技术防止在长晶时融体产生热分解。一般用液体氧化硼（B2O3）将融体密封起来。氧化硼会溶解二氧化硅，所以用石墨坩埚代替凝硅土坩埚。,布理吉曼法,左区带保持在610 来维持砷所需的过压状态，而右区带温度略高于砷化镓熔点（1240 ）。当炉管向右移动时，融体的一端会冷却，通常在左端放置晶籽以建立特定的晶体生长方向。融体逐步冷却，单晶开始在固-液界面生长直到当今砷化镓生长完成。,材料特性晶片切割,晶体生长后，先去晶籽和晶锭的尾端。接着磨光晶锭以确定晶片直径。然后，沿晶锭长

4、度方向磨出一个或数个平面。这些平面标示出晶锭的特定晶体方向和材料的导电形态。 主标志面最大的面，用于机械定向器去固定晶片的位置并确定器件和晶体的相对方向。 次标志面较小的面，用来标识晶体的方向和导电形态。,磨光、标识后的晶锭切割。切割决定四个晶片参数：表面方向、厚度、倾斜度和弯曲度。 切割后，用氧化铝和甘油的混合液研磨，一般研磨到2m的平坦度。,晶体特性晶体缺陷,点缺陷替代、填隙、空位和弗兰克尔缺陷。,线缺陷，亦称位错刃形和螺旋。,面缺陷孪晶和晶粒间界。,体缺陷杂质或掺杂原子的析出现象。这些缺陷的产生是由在主晶格中的固溶度引起的。,晶体外延,外延是在单晶上生长一层同质或异质的薄膜层。衬底晶片可

5、以作为晶体籽晶，与先前描述的单晶生长不同在于外延生长温度低于熔点许多（3050%），常见的外延工艺有：化学气相沉积(CVD)和分子束外延(MBE)。,化学气相沉积(CVD)也称为气相外延(Vapor-phase epitaxy，VPE)是通过气体化合物间的化学作用而形成外延层的工艺，CVD工艺包括常压(APCVD)和低压(LPCVD)。,金属有机物气相沉积(MOCVD) 是一种以热分解反应为基础的气相外延法，不像传统的CVD，MOCVD是以其先驱物的化学本质来区分。 此方法对不形成稳定的氢化物或卤化物、但在合理的气压下会形成稳定金属有机物的元素提供了一个可行之道。 MOCVD已经广泛应用在生长

6、III-V族和II-VI族化合物异质外延上。,分子束外延(MBE)是在超高真空（10-8Pa）一个或多个热原子或热分子束和晶体表面反应的外延工艺。 MBE能够非常精确地控制化学组成和掺杂浓度。厚度只有原子层量级的单晶多层结果可用MBE制作。因此，MBE法可用来精确制作半导体异质结构，其薄膜层可从几分之一微米到单层原子。 对砷化镓而言，厚度一般在1微米。,外延层缺陷,半导体外延层的缺陷会降低器件的性能。例如，缺陷会降低迁移率和增加漏电流。外延层的缺陷可以归纳为5种： （1）从衬底来的缺陷。这些缺陷从衬底传到外延层，要在无位错缺陷的半导体衬底。 （2）从界面来的缺陷。在衬底和外延层的界面的氧化层沉淀或任何形式的污染物都可能形成方向失配的聚集或包含堆垛层错的结核。为了避免此类缺陷，衬底的表面需彻底的清洁。 （3）沉淀或位错环。其形成是因为过饱和的掺杂剂或其他杂质造成的。含有极高有意、无意的掺杂剂浓度或其他杂质的外延层极易有此缺陷。 （4）小角晶界和孪晶。在生长时，任何不当方位的外延薄膜的区域都可能会相遇结合而形成这些缺陷。 （5）刃位错。是在两个晶格常数布匹配半导体的异质外延中形成的。如果两者的晶格均很硬，它们将保持原有的晶格间距，界面将会含有错配或刃位错