CRC码生成与校验电路的设计

1、CRC码生成与校验电路的设计目录第 1 章总体设计方案 .11.1设计原理 .11.2设计思路 .31.3设计环境 .4第 2 章详细设计方案 .62.1顶层方案图的设计与实现 .62.1.1创建顶层图形设计文件 .72.1.2器件的选择与引脚锁定 .72.1.3编译、综合、适配 .92.2功能模块的设计与实现 .92.2.1模 2 除法器的设计与实现 .92.2.2移位寄存器的设计与实现 .112.3仿真调试 .13第 3 章编程下载与硬件测试 .163.1编程下载 .163.2硬件测试及结果分析 .16参考文献.17附录（电路原理图） .19- I -沈阳航空航天大学课程设计报告第 1 章

2、总体设计方案1.1设计原理循环冗余校验码 (cyclic redundancy check,CRC) 简称为循环码或 CRC 码。二进制信息沿一条信号线逐位在设备之间传送称为串行传送， CRC 码常用于串行传送过程中的检错与纠错。CRC 码的编码格式如图 1.1 所示，是在 k 位有效数据之后添加 r 位校验码，形成总长度为 n 的 CRC 码，简写作 C(n,k) 码。 CRC 编码的关键技术在于如何从 k 位信息简便的得到 r 位校验码，并根据总长度为 n 的 CRC 码进行纠错。图 1.1设被校验的数据 D D k 1Dk 2.D1 D0 是一个 k 位的二进制代码，将它表示为一个 (k

3、-1) 阶的多项式M ( x)Dk 1 xk 1Dk 2 xk 2.D1 x1D0(1-1)多项式 (1-1)中的系数 D 的取值为 0 或 1，与被校验的数据M 一一对应；式中的 x 是一个伪变量，用xi 指明各位的位置。设校验码 P 长度为 r ，将被校验数据D 左移 r 位后的结果为r 位Dk 1Dk 2.D1D0 00.00- 1-沈阳航空航天大学课程设计报告将 D 左移 r 位的目的是给 D 右边添加 r 个 0，形成 (k+r) 位长度二进制代码，其多项式形式为M(x ) xr 。如图 1.1 所示， CRC码由 k 位数据 D和 r 位校验码P 组成，求校验码P 的多项式 R(X

4、)的方法如下：M (x)xrR( x)Q(x)(1-2)G(x)G(x)Q(x) 是商， R(x) 是余数， R(x) 所对应的二进制代码是校验码 P。可以证明存在一个最高次幂为 n- k=r 的多项式 G(x) ,即式 (1-2)中 G(x), 称为生成多项式。由式 (1-2)可以推导出M (x) xrR(x)M ( x)(1-3)G( x)由式 (1-3)可知， CRC 码可被 G(x) 整除，余数必然为0.。根据这一特性，接收方将收到的 CRC 码被 G(x) 除，若余数为 0，则表明传送过程中没有错误发生，若出现一位错，根据余数与出错位一一对应的关系，可利用余数对错误码进行定位。因此，

5、接收方可根据表1.1 发现并纠正 1 位错。出错Q6Q5Q4Q3Q2Q1Q0余数位正确1100010000无1100011001Q01100000010Q11100110100Q2错误1101010011Q31110010110Q41000010111Q5- 2-沈阳航空航天大学课程设计报告0100010101Q6表 1.1循环校验码的出错模式1.2设计思路根据题目要求， 信息位 k=4 ，r=n-k=3 可知本次实验主要是完成(7,4)码的生成和校验。 CRC 码生成电路的核心主要由移位寄存器和模2 除法器构成 ,信息位以串行的方式输入。依据CRC 码生成与校验原理可知，生成电路中由输入端串

6、行输入的数据 D 左移 3 位后，与生成多项式 G(x) 做模 2 除法，并将得到的 3 位余数与 4 位信息码拼接成 7 位 CRC 码。校验电路原理同生成电路，主要由移位寄存器、模 2 除法器和 3.8 译码器构成。 将待检测的 CRC 码串行输入到模 2 除法器和移位寄存器中去， 求得 3 位余数 ,利用 3.8 译码器译码将三位余数译码 ,通过比较可以找出出错位，并将译码结果与移位寄存器的输出结果进行异或，便得到纠正后的正确结果。CRC 码生成与校验电路主要包括两个部分：1.生成电路。由移位寄存器接收数据并进行移位，生成多项式由开关直接送入，输入数据与生成多项式通过模2 除法器最终生成

7、CRC 码。2.校验电路。原理类似生成电路，校验电路中增加了3-8 译码器。 3-8 译码器与异或门共同完成对信息码的的校验与纠正，最后输出校验后的信息码。本设计方案采用的元件有模 2 除法器模块，移位寄存器模块， 3-8 译码器，与门，异或门。移位寄存器由7 个 D 触发器构成。模 2 除法器由若干两输入与门,若干两输入异或门和D 触发器构成。- 3-沈阳航空航天大学课程设计报告1.3设计环境（ 1）硬件环境：伟福 COP2000 型计算机组成原理实验仪、XCV200 实验板、微机。?COP2000 集成调试软件COP2000 集成开发环境是为COP2000 实验仪与 PC 机相连进行高层次

8、实验的配套软件，它通过实验仪的串行接口和PC 机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试 FPGA 实验等功能，该软件在 Windows下运行。 COP2000 集成开发环境界面如图1.2 所示。- 4-沈阳航空航天大学课程设计报告图 1.2COP2000 计算机组成原理集成调试软件- 5-沈阳航空航天大学课程设计报告（2） EDA 环境：?Xilinx foundation f3.1设计软件Xilinxfoundationf3.1 是 Xilinx 公司的可编程期间开发工具，该平台（如图1.3 所示）功能强大， 主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工

9、具、设计验证工具三大部分组成。图 1.3 Xilinx foundation f3.1 设计平台第 2 章 详细设计方案2.1顶层方案图的设计与实现顶层方案图实现CRC 码的生成与校验的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200 可编程逻辑芯片。在完成原理图的功能设计后，把输入 /输出信号安排到XCV200 指定的引脚上去，实现芯片的引脚锁定。- 6-沈阳航空航天大学课程设计报告2.1.1 创建顶层图形设计文件顶层图形文件的设计实体主要由CRC 码生成电路与CRC 码校验电路组成。生成电路主要由移位寄存器元件-U2、模 2 除法器元件 -U3 构成。如图 2.1 所示。图

10、2.1 CRC 码生成电路图校验电路主要由移位寄存器元件 -U5、模 2 除法器 -U4，3-8 译码器，异或门集成模块 -U6 构成。如图 2.2 所示。图 2.2 CRC 码校验电路图2.1.2 器件的选择与引脚锁定（ 1）器件的选择- 7-沈阳航空航天大学课程设计报告由于硬件设计环 境是基于伟福 COP2000 型计算机组成原 理实验仪 和 XCV200 实验板，故采用的目标芯片为 Xlinx XCV200 软件中可用芯片。（ 2）引脚锁定把顶层图形文件中的输入 /输出信号安排到 Xlinx XCV200 芯片指定的引脚上去，实现芯片的引脚锁定，各信号及 Xlinx XCV200 芯片引

11、脚对应关系如表 2.1 所示。图形文件中的输入 /输出信号XCV200 芯片引脚D87A73CLK213VCC47G3100G2101G1102G0103Q6152Q5178Q4184Q3185Q2203Q1111Q0110L693L599- 8-沈阳航空航天大学课程设计报告L4107L3108L2109L1124L0125表 2.1信号和芯片引脚对应关系2.1.3 编译、综合、适配利用 Xilinx foundation f3.1的原理图编辑器对顶层图形文件进行编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。2.2功能模块的设计与实现

12、CRC 码的生成与校验电路是基于移位寄存器和模2 除法器及异或门实现的。2.2.1 模 2 除法器的设计与实现模 2 加定义：即按位加，可用异或逻辑实现。模2 加同模 2 减结果相同，即0 1=1，10=1，00=0， 1 1=0。模 2 除定义：按照模 2 减求得部分余数。 每求一位商应将部分余数减少一位。上商原则是：当部分余数的位数多于除数时，商 1，否则，商 0。该模块由 D 触发器、与门和异或门构成。对(7,4)校验码，可采用图2.3 所示电路，产生 3 位的余数 Q2、Q1、Q0。图中的模 2 减用异或门实现，左移一位由移位寄存器实现；用异或门的输出控制左边一位寄存器的D 输入端，可

13、同时实现模 2 减和左移。用最左一位 D 触发器的取值控制是否做模 2 减，当其为 1 时，减去的数就是生成多项式 G(x) ，为 0 时减去的就是 0000。这里，被除数 D 是逐位- 9-沈阳航空航天大学课程设计报告串行送到移位寄存器的，且由CP 脉冲同步。其设计过程如下:（ 1）创建控制器设计原理图。模 2 除法器原理图如图2.3 所示。图 2.3 模 2 除法器的原理框图（2）创建元件图形符号为能在图形编辑器 (原理图设计输入方式 )中调用 MOD2 芯片，需要为 MOD2 模块创建一个元件图形符号，可利用 Xilinx foundation f3.1 编译器中的如下步骤实现： Too

14、ls=Symbol Wizard= 下一步。 CP、D 是输入信号， Q2、Q1、Q0 是输出信号。其元件图形符号如图 2.4 所示：- 10-沈阳航空航天大学课程设计报告图 2.4 模 2 除法器元件图形符号（ 3）功能仿真对创建的控制器模块进行功能仿真，验证其功能的正确性，可用XilinxFoundation f3.1 编译器 Simulator 模块实现。 D 端串行输入数据1100000，得到余数 Q2、Q1、Q0 为 010。仿真结果如图 2.5 所示：图 2.5 模 2 除法器仿真结果2.2.2 移位寄存器的设计与实现该模块由 8 个 D 触发器相连接构成， 数据通过 D 端串行输

15、入到D 触发器中。每过一个时钟脉冲，输入的数据左移一位，经过7 个脉冲后，由 7 个 D 触发器的Q 端并行输出所输入的数据。（ 1）创建控制器设计原理图。移位寄存器的原理框图如图 2.6 所示。- 11-沈阳航空航天大学课程设计报告图 2.6 移位寄存器的原理框图（2）创建元件图形符号为能在图形编辑器（原理图设计输入方式）中调用MOV芯片，需要为 MOV模块创建一个元件图形符号，可利用 Xilinx foundation f3.1 编译器中的如下步骤实现： Tools=Symbol Wizard=下一步。 CP、D是输入信号， Q6、Q5、Q4、Q3、Q2、 Q1、Q0是输出信号。其元件图形

16、符号如图2.7 所示：图 2.7 移位寄存器器元件图形符号（ 3）功能仿真- 12-沈阳航空航天大学课程设计报告对创建的控制器模块进行功能仿真，验证其功能的正确性，可用XilinxFoundation f3.1 编译器 Simulator 模块实现。 D 串行输入数据1100000，得到结果 1100000。仿真结果如图 2.8 所示：图 2.8 移位寄存器仿真结果2.3仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。（ 1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，添加仿真信号，对选定的输入信号设置参数，选定的仿

17、真信号和设置的参数如表2.2 所示。仿真时D 输入信息码1100000,A 输入循环校验码 1100000,G0,G1,G2,G3 输入生成多项式1011,VCC 恒为1。（2）功能仿真结果与分析功能仿真波形结果如图 2.9 所示，仿真数据结果如表 2.2 所示。对表 2.2 与表 1.1 的内容进行对比， 可以看出功能仿真结果是正确的， 进而说明电路设计的正确性。- 13-沈阳航空航天大学课程设计报告图 2.9功能仿真波形结果DACLOCKQ6Q5Q4Q3Q2Q1Q0L6L5L4L3L2L1L01110000001000000011100000010001011001000011000101

18、1000100011110101100001001110110110000010110001011000100111000101100010表 2.2 仿真数据结果- 14-沈阳航空航天大学课程设计报告输入信息码为： 1100000，生成多项式为： 1011，应用模 2 除法器可以求出三位余数为010 然后把余数和信息码拼接可以得到CRC 编码为： 1100010输入需要校验的CRC 码为： 1100000，生成多项式位： 1011，可以求得三位余数位 010 因为余数不为000，可以判断出接受到的循环校验码是错的，并且错误位在 Q1。通过校验电路修改可输出正确的 CRC 码 1100010。由图 2.9 的仿真图和表 2.2 的仿真数据结果可以看出， 生成的 CRC 码为 1100010，校验之后 CRC 码为 1100010。- 15-沈阳航空航天大学课程设计报告第 3 章编程下载与硬件测试3.1编程下载利用 COP2000 仿真软件的编程下载功能，将得到.bit 文件下载到XCV200实验板的 XCV200 可编程逻辑芯片中。3