ahdl语言是altera公司开发的高效_第1页
ahdl语言是altera公司开发的高效_第2页
ahdl语言是altera公司开发的高效_第3页
ahdl语言是altera公司开发的高效_第4页
ahdl语言是altera公司开发的高效_第5页
已阅读5页，还剩8页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、,AHDL 语言,What is AHDL,Altera Hardware Description Language AHDL语言是ALTERA公司开发的高效、易学的硬件描述语言，在Max+plus软件中使用，它比VHDL语言更有效,SUBDESIGN Example ( A,B,C,D : INPUT; Ena : OUTPUT; ) BEGIN Ena = A ,分设计段,变量段,一个AHDL逻辑设计至少必须包含一个分设计段(Subdesign Section)和一个逻辑设计段(Logic Section),其它段和语句是可选择的，AHDL的设计文件是用Max+Plus软件的文本编辑器编写

2、的源程序(*.tdf),逻辑段,AHDL一般语言结构,AHDL应用举例,前面路灯的例子 对应AHDL语言,逻辑段布尔方程,逻辑段中布尔方程用于表达节点之间的逻辑关系，该关系必须遵从逻辑规则。 表达式的左边可以是一个字符变量、端口和组，右边是布尔方程表达式。,a = (c ,逻辑段布尔控制方程,该控制方程用于建立状态机的时钟、复位和时钟使能信号。 该控制方程的格式为.，所以该例中状态机名是ss,三个端口：时钟、复位和使能。,ss.clk = clk1; ss.reset = a ,逻辑段CASE语句,CASE f.q IS WHEN H00 = addr = 0; s = a ,逻辑段缺省叙述语

3、句,BEGIN DEFAULTS a = VCC; END DEFAULTS; IF y ,该语句指定真值表中变量的缺省值,逻辑段IF THEN语句,IF a = b THEN c8.1 = H 77; addr3.1 = f3.1.q; f.d = addr + 1; ELSIF g3 $ g4 THEN f.d = addr; ELSE d = VCC; END IF;,逻辑段FOR GENERATE 语句,CONSTANT NUM_OF_ADDERS = 8; SUBDESIGN 4gentst ( aNUM_OF_ADDERS.1, bNUM_OF_ADDERS.1, cin : IN

4、PUT; cNUM_OF_ADDERS.1, cout : OUTPUT; ) VARIABLE carry_out(NUM_OF_ADDERS+1).1 : NODE; BEGIN carry_out1 = cin; FOR i IN 1 TO NUM_OF_ADDERS GENERATE ci = ai $ bi $ carry_outi; % Full Adder % carry_outi+1 = ai ,逻辑段真值表语句,TABLE a0, f4.1.q = f4.1.d, control; 0,B0000=B0001, 1; 0,B0100=B0010, 0; 1,B0XXX“=B0100, 0; X,B1111=B0101, 1; END TABLE;,该语句用于指定组合逻辑和状态机的输入和输

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论