EDA论文FPGA循环彩灯的设计_林小兵_电子08_2号

1、EDA 论文基于 VHDL的多路循环彩灯控制器的设计延安大学信息学院电子08林小兵10702080140021 / 8基于 VHDL的多路循环彩灯控制器的设计林小兵（延安大学信息学院716000 ）摘要 :本文应用 EDA 技术设计了一个多路彩灯控制器，6 种花型循环变化，有清零开关，并且可以选择快慢两种节拍。给出彩灯控制器组成原理图、主要 VHDL源程序及仿真波形图 .关键字： EDA 循环彩灯VHDLThe multiple circulation lights design based on the VHDLAbstract ：This article applied EDA techn

2、ology which designed a circulation road lights controller and 6 kinds of design cycle changes,anda reset switch, with two choose beats. Had given composition principle diagram, lights controller main source program and simulation VHDL wave figures.Key words :EDA circulation lights VHDL0 引言VHDL 主要用于描

3、述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外， VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体 （可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分, 及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 VHDL 是一种标准的硬件电路设计语言，目前已成为广大电路设计人员设计数字系统首选的开发工具。基于VHDL硬件电路

4、语言的编程与实际应用技巧，VHDL硬件电路语言在微机、通信、编码、存储器以及电子电路等方面的具体设计应用，具有实际的指导意义。1 系统设计要求需设计一个十六路彩灯控制器，6 种花型循环变化，有清零开关，并且可以选择快慢两种节拍。2 系统设计方案2 / 8根据系统设计要求可知，整个系统共有三个输入信号：控制彩灯节奏快慢的基准时钟信号 CLK_IN，系统清零信号 CLR，彩灯节奏快慢选择开关 CHOSE_KEY；共有 16 个输出信号 LED15.0 ，分别用于控制十六路彩灯。据此，我们可将整个彩灯控制器CDKZQ分为两大部分： 时序控制电路SXKZ和显示控制电路 XSKZ，整个系统的组成原理图如

5、图1 所示。图 1彩灯控制器组成原理图3 主要 VHDL 源程序3.1时序控制电路的VHDL源程序-SXKZ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SXKZ ISPORT(CHOSE_KEY:IN STD_LOGIC;CLK_IN:IN STD_LOGIC;CLR:IN STD_LOGIC;CLK:OUT STD_LOGIC);END ENTITY SXKZ;ARCHITECTURE ART OF SXKZ ISSIGNAL CLLK:STD_LOGIC;BEGINP

6、ROCESS(CLK_IN,CLR,CHOSE_KEY) ISVARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINIF CLR=1 THEN - 当 CLR=1 时清零，否则正常工作 CLLK=0;TEMP:=000;ELSIF RISING_EDGE(CLK_IN) THENIF CHOSE_KEY=1 THENIF TEMP=011 THENTEMP:=000;3 / 8CLLK=NOT CLLK ;ELSETEMP:=TEMP+1;END IF;-当 CHOSE_KEY=1时产生基准时钟频率的1/4 的时钟信号，否则产生基准时钟- 频率的 1/

7、8 的时钟信号ELSEIF TEMP=111 THENTEMP:=000;CLLK=NOT CLLK ;ELSETEMP:=TEMP+1;END IF;END IF;END IF;END PROCESS;CLK=CLLK;END ARCHITECTURE ART;3.2显示控制电路的VHDL源程序-XSKZ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY XSKZ ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END ENTITY

8、 XSKZ;ARCHITECTURE ART OF XSKZ ISTYPE STATE IS(S0,S1,S2,S2,S4,S5,S6);SIGNAL CURRENT_STATE:STATE;SIGNAL FLOWER:STD_LOGIC_VECTOR(15 DOWNTO 0);BEGINPROCESS(CLR,CLK) ISCONSTANT F1:STD_LOGIC_VECTOR(15 DOWNTO 0):=0001000100010001;CONSTANT F2:STD_LOGIC_VECTOR(15 DOWNTO 0):=1010101010101010;CONSTANT F2:STD_

9、LOGIC_VECTOR(15 DOWNTO 0):=0011001100110011;4 / 8CONSTANT F4:STD_LOGIC_VECTOR(15 DOWNTO 0):=0100100100100100;CONSTANT F5:STD_LOGIC_VECTOR(15 DOWNTO 0):=1001010010100101;CONSTANT F6:STD_LOGIC_VECTOR(15 DOWNTO 0):=1101101101100110;- 六种花型的定义BEGINIF CLR=1 THENCURRENT_STATEFLOWER=ZZZZZZZZZZZZZZZZ;CURRENT

10、_STATEFLOWER=F1;CURRENT_STATEFLOWER=F2;CURRENT_STATEFLOWER=F2;CURRENT_STATEFLOWER=F4;CURRENT_STATEFLOWER=F5;CURRENT_STATEFLOWER=F6;CURRENT_STATE=S1;END CASE;END IF;END PROCESS;LED=FLOWER;END ARCHITECTURE ART;3.3整个电路系统的VHDL源程序5 / 8-CDKZQ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CDKZQ ISPORT

11、(CLK_IN:IN STD_LOGIC;CLR:IN STD_LOGIC;CHOSE_KEY:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END ENTITY CDKZQ;ARCHITECTURE ART OF CDKZQ ISCOMPONENT SXKZ ISPORT(CHOSE_KEY:IN STD_LOGIC;CLK_IN:IN STD_LOGIC;CLR:IN STD_LOGIC;CLK:OUT STD_LOGIC);END COMPONENT SXKZ;COMPONENT XSKZ ISPORT(CLK:IN STD_LOG

12、IC;CLR:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END COMPONENT XSKZ;SIGNAL S1:STD_LOGIC;BEGINU1:SXKZ PORT MAP(CHOSE_KEY,CLK_IN,CLR,S1);U2:XSKZ PORT MAP(S1,CLR,LED);END ARCHITECTURE ART;4 系统仿真 /硬件验证4.1系统的有关仿真时序控制电路 SXKZ、显示控制电路 XSKZ及整个电路系统 CDKZQ的仿真图分别如图 2、图 3 和图 4 所示。图 2时序控制电路SXKZ仿真图6 / 8图 3显

13、示控制电路XSKZ仿真图图 4 整个电路系统 CDKZQ仿真图4.2系统的硬件验证系统通过仿真后， 我们可根据自己所拥有的EDA实验开发系统进行编程下载和硬件验证。考虑到一般 EDA实验开发系统提供的输出显示资源有限， 我们可将输出适当调整后进行硬件验证。5 设计技巧分析(1) 在时序控制电路 SXKZ的设计中， 利用计数器计数达到分频值时， 对计数器进行清零， 同时将输出信号反向，这就非常简洁地实现了对输入基准时钟信号的分频，并且分频信号的占空比为0.5 。(2) 在显示控制电路 XSKZ的设计中，利用状态机非常简洁地实现了六种花型的循环变化，同时利用六个十六位常数的设计，可非常方便地设置和修改六种花型。(3) 对于顶层程序的设计， 因本系统模块较少， 既可使用文本的程序设计方式，也可使用原理图的设计方式。但对于模块较多的系统，最好使用文本的程序设计方式。6 系统扩展思路(1) 在彩灯的快慢节奏的控制上，若去掉快慢节奏控制开关，如何控制快慢节奏的交替变化。(2) 设计外围电路