数字系统的逻辑电路分为两大类

1、数字系统的逻辑电路分为两大类，即组合逻辑电路和（ ）时序逻辑电路填空题 0.4 2 1时序电路的输出与（ ）有关。 当前输入和当前状态填空题 0.4 2 1组合电路中的险态是由于（ ）引起的门电路的延时填空题 0.4 2 1组合电路中的险态是由于（ ）引起的。门电路的逻辑关系 门电路的延时电路干扰 随机信号2选择题 0.4 2 4在数字逻辑电路中，高电平用“1”表示，低电平用“ 0” 表示 。F判断题 0.2 1 0功能相同的两个逻辑电路，若其中一个有险象，则另外一个也有险象 （ ）F判断题 0.2 1 0并不是所有的竞争都会产生冒险 （ ）T判断题 0.2 1 0设Si为一位全加器的和，（S

2、i）d为Si的对偶式，则有Si=（Si）d （ ）T判断题 0.5 7 0时序电路的结构特征是包含有存储元件。 （ ）T判断题 0.2 1 0设A，B均为一位二进制数，则它的半加和SH=AB+AB或AB （ ）T判断题 0.2 1 0功能相同的逻辑电路，若其中有一个有险象，则其它电路也有险象 （ ）F判断题 0.7 1 0从电路结构来看，组合逻辑电路具有哪两个特点？1）电路由逻辑门组成，没有存储器件，无记忆功能； 2）输入信号是单向传输的，电路中不存在任何反馈回路。问答题 0.4 10 0判断函数F=（A + B ）（A + C ）组成的逻辑电路是否存在冒险，若存在则消除可能出现的冒险 可以出

3、现险态，当B=1，C=1时，FA A,出现险态，通过增加冗余项来消除险态。 F=（A+B）（A+C）（B+C）分析题 0.6 10 0用基本公式和基本规则证明下列等式 ABC=ABC证明原式左边=ABC=ABC+ABC = A (B C + B C ) + A ( B C + B C ) = A B C + A B C + A B C + A B C原式右边=ABC=A BC + A (BC) = A ( B C + B C ) + A ( B C + B C ) = A B C + A B C + A B C + A B C原式左边=右边证明题 0.4 10 0用或非门实现函数F（A，B，C

4、，D）=M（0，1，2，3，8，12）d（4，5）A设计题 0.5 10 0用或非门实现函数 F（A，B，C，D）ABACADAD设计题 0.5 10 0设计一个代码转换电路，将一位8421BCD码转换成余3码。要求： 1）建立真值表 2）写出函数的最小项表达式 3）化简函数表达式 4）将表达式表示成“与非”形式 （要求按设计步骤做，不要求画逻辑图）。真值表输入输出ABCDWXYZ000000110001010000100101001101100100011101011000011010010111101010001011100111001010dddd1011dddd1100dddd1101

5、dddd1110dddd1111dddd2)函数表达式W(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)X(A,B,C,D)=m(1,2,3,4,9)+d(10,11,12,13,14,15)Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15)Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15)3) 化简函数表达式W(A,B,C,D) = A+BC+BDX(A,B,C,D) = B C + B D + B C DY (A,B,C,D) = C D + C DZ(A,B,C,D) = D

6、3) 将表达式表示成“与非”形式W(A,B,C,D)= A+BC+BD = A B C B DX(A,B,C,D)= B C + B D + B C D = B C B D B C DY(A,B,C,D)= C D + C D =C D +C D Z(A,B,C,D) = D设计题 0.5 14 0用与非门设计一个组合电路，该电路输入为一位十进制821BCD码，但输入的数字为素数时，输出F为1，否则F为0。要求： 1） 建立真值表 2） 写出输出函数的最小项表达式 3） 化简函数表达式 4） 将表达式表示成“与非”形式 （要求按设计步骤做，不要求画逻辑图） 输入输出ABCDF000000001

7、000101001110100001011011000111110000100101010d1011d1100d1101d1110d1111d设计题 0.5 17 0设计一个代码转换电路，将一位十进制数的余三码转换成2421码。要求：a) 建立真值表 b) 写出函数的最小项表达式 c) 化简函数表达式 d) 将表达式表示成“与非”形式 （要求按设计步骤做，不要求画逻辑图）。输入输出ABCDWXYZ001100000100000101010010011000110111010010001011100111001010110110111110110011110000d0001d0010d1101d

8、1110d1111d设计题 0.6 16 0用与或非门设计一个BCD码变余3码的转换电路。（要求按设计步骤做，最后得到与或非形式的表达式即可，不要求画逻辑图）。输入输出ABCDWXYZ000000110001010000100101001101100100011101011000011010010111101010001011100111001010dddd1011dddd1100dddd1101dddd1110dddd1111dddd设计题 0.5 14 0用门电路设计一个比较两个两位二进制数A及B的电路，要求当A=B 时，输出F1。设A=x1x2 B=y1y2F = x1 x2 y1 y2

9、 + x1 x2 y1 y2 + x1 x2 y1 y2+ x1 x2 y1 y2设计题 0.5 10 0设计一个奇偶判别电路，其输入为一位十进制的BCD码。当输入为偶数时，电路输出为0；当输入为奇数时，电路输出为，如图所示。列出描述该电路的布尔函数真值表并得到最简代数式，并画出逻辑电路图。F奇偶判别电路CDAB 输入输出ABCDF000000001100100001110100001011011000111110000100111010d1011d1100d1101d1110d1111d设计题 0.4 10 0已知X=x1x2，Y=y1y2，其中x1，x2，y1，y20，1，试用与非门设计一

10、个判X Y的逻辑电路。要求：列出真值表 写出XY的表达式 卡诺图化简 用与非门表示化简后的函数表达式输入输出x1x2y1y2F00001000110010100111010000101101101011111000010010101011011111000110101110011111设计题 0.5 12 0某执行机构只有在接收到三路信息完全相同时才能正常工作，否则就会产生告警。（假设工作信息用“1”表示，告警信息用“0”表示）试用四选一多路选择器，设计一个满足上述要求的逻辑电路。 工作信息 F1 = A B C + A B C = m(0,7) 报警信息 F2 = A B C + A B C

11、 = m(1,2,3,4,5,6)四路选择器的输出 W = A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3欲使W=F1,则应有四路选择器的第一组 D0=C D1=0 D2=0 D3=CF2(A,B,C) = A B C + A B C + A B C + A B C + A B C + A B C = A B C + A B (C + C) + A B (C + C) + A B C欲使W=F2,则应有四路选择器的第二组 D0=C D1=1 D2=1 D3=C设计题 0.7 10 0判断函数F (A,B,C) = A B + A C是否发生竞争？竞争结果是否

12、会产生险象？若可能产生险象，试用增加冗余项的办法消除会发生竞争，并导致险象，若增加一项BC可以消除险态即 F(A,B,C) = A B + A C + B C分析题 0.4 4 0判断逻辑函数 F = A C + A C D + B C D实现的逻辑电路是否存在冒险，若有，如何消除。 存在冒险 当A=B=D=1和 A=1 B=0 D=1时 F = C + C 消除的办法是增加冗余项 F = A C + A C D + B C D +A D CD AB 00 01 11 100011011100110000 00 01 11 10分析题 0.5 4 0设计一个逻辑电路,其输入为四位二进制数,当输

13、入二进制数能被4或5整除时,电路给出指示,要求用“与非”门设计。输入输出ABCDF00000000100010000110010010101101100011101000110010101011011011001110101110011111设计题 0.5 12 0判断逻辑函数 F = （A + B ）（B + C ）（A + C）实现的逻辑电路是否存在冒险，若有，如何消除存在冒险F = （A + B ）（B + C ）（A + C）C 00000分析题 0.6 5 0判断逻辑函数 F（A，B，C，D）= A D + B D实现的逻辑电路是否存在冒险，若有，如何消除。存在冒险 当A=B=1时,

14、 F = D + D 消除 F(A,B,C,D) = A D + B D + A B分析题 0.4 3 0判断逻辑函数 F = A C + A C D + B C D实现的逻辑电路是否存在冒险，若有，如何消除。 CD AB 00 01 11 101111111存在冒险消除 F = A C + A C D + B C D + A B D分析题 0.5 5 0组合逻辑电路的特点是( ) 无记忆功能,无反馈回路填空题 0.4 2 1所谓组合电路的险象是( )由于门电路的延时，当输入变化时,产生竞争，有的竞争导致电路产生错误输出填空题 0.4 2 1在数字电路中高电平用“1”表示，低电平用“0”表示。

15、（ ） F判断题 0.2 1 0用与非门设计一个无冒险的组合逻辑电路。该电路的输入为一位十进制数的余3码，当输入的数值能被3整除时，输出F为1，否则F为0。要求： 1、作出该电路的真值表； 2、用卡诺图法化简逻辑函数； 3、所设计的电路没有险象。输入输出ABCDF001100100001010011010111010000100111010010110110010000d0001d0010d1101d1110d1111d设计题 0.6 10 0用与非门设计一个无冒险的组合逻辑电路。该电路的输入为一位十进制数的8421码，当输入的数值不为0且能被3整除时，输出F为1，否则F为0。要求： 1、作出

16、该电路的真值表；（8分） 2、用卡诺图法化简逻辑函数；（6分） 3、所设计的电路没有险象。（6分）输入输出ABCDF000000001000100001110100001010011010111010000100111010d1011d1100d1101d1110d1111d设计题 0.6 13 0设计一个检测器的组合电路，检测四位二进制码中1的个数是否为偶数，若为偶数个1，则输出F为1，否则F为0。输入输出ABCDF00001000100010000110010000101101101011101000010011101011011011001110101110011111设计题 0.5 1

17、2 0已知描述某组合逻辑电路的函数表达式为 F = A B C + A C + A D， 用增加冗余项的办法消除该电路中可能产生的险象（10分） CD AB 00 01 11 101111111存在冒险消除 F = A B C + A C + A D + A B D分析题 0.4 4 0试设计一个8421BCD码的检码电路,要求当输入量ABCD=7时,电路输出F为高电平,否则为低电平。试设计该电路，并用与非门实现之。要求：1 建立真值表2 写出函数的最小项表达式3 化简函数表达式（要求按设计步骤做，不要求画逻辑图）。输入输出ABCDF000010001100101001100100001010

18、011000111110001100111010d1011d1100d1101d1110d1111d设计题 0.5 10 0组合逻辑电路的定义是什么？指电路任何时刻产生的稳定输出仅仅取决于该时刻各输入值的组合,而与过去的输入值无关问答题 0.4 3 0用与非门设计一个三变量的奇数电路。当输入的变量有奇数个1时，输出F为1，否则F为0.要求： 作出该电路的真值表； 用卡诺图法化简逻辑函数； 所设计的电路没有险象。若有，如何消除，若无，为什么？（要求按设计步骤做，不要求画逻辑图）。输入输出ABCF00000011010101101001101011001111设计题 0.4 10 0组合逻辑电路中

19、，可以通过增加冗余项的方法来消除险象（ ）T判断题 0.2 1 0每一个卡诺圈中所包含的最小项的个数为 （ ）2n填空题 0.4 2 1组合电路设计的第一步是（ ）根据给定的逻辑要求缉拿里真值表 填空题 0.4 2 1功能相同的两个逻辑电路，若其中一个有险象，则另外一个也有险象 （ ）F判断题 0.2 1 0什么是正逻辑?正逻辑高电平用“1”表示，低电平用“0”表示的逻辑体制。问答题 0.5 3 0何谓组合逻辑电路？简述它的设计步骤。答：输出只与当时的输入有关，而与以前的输入无关的逻辑电路称为组合逻辑电路。它的设计步骤一般可以分为以下几步：根据设计的逻辑要求列出真值表；根据真值表写出逻辑函数表

20、达式；化简逻辑函数；根据给定的逻辑门画出逻辑图。问答题 0.4 7 0分析下图所示逻辑电路的逻辑功能。（10分）F=B+C+A，三变量非一致电路分析题 0.6 10 0设计一个奇偶判别电路，其输入为一位十进制的BCD码。当输入为偶数时，电路输出为0；当输入为奇数时，电路输出为，如图所示。列出描述该电路的布尔函数真值表并得到最简代数式，并画出逻辑电路图。A奇偶判别电路FBDCF=（A，B，C，D）=M（1，3，5，7，9）+d（10，11，12，13，14，15）化简，F=D 设计题 0.6 10 0分析下图所示逻辑电路的逻辑功能。F= +BC当AB为0时，或B=1 C=1 D=0则F=1分析题

21、 0.6 10 0用门电路设计一个比较两个三位二进制数A及B的电路，要求当A=B 时，输出F1电路的逻辑表达式为F=A1B1+A2B2+A3B3设计题 0.4 10 0同步时序电路设计的第一步是（ ）作出原始状态图 填空题 0.4 2 1解释数字电路中关于电平的概念？在数字逻辑电路中，标准高电平VSH=2.4V，标准低电平VSL=0.4V；电平高于VSH的用符号H表示，电平低于VSL的用符号L表示。如令H=1 L=0则称为正逻辑体制。问答题 0.5 4 0已知函数F（A，B，C，D）=M（2，7，9，10，11，12，14，15）试用与非门实现此函数（要求消除险态，写出与非一与非表达式，不必画

22、逻辑图）。解：画卡诺图化简函数成最简与或式 F = A B D + A B D + B C D + B C D为消除险态，增加质蕴涵 A C F = A B D + A B D + B C D + B C D + A C用与非门实现 F = A B DA B DB C DB C DA C 设计题 05 10 0从组合电路的角度，ROM可看成是由（ ）构成。与门电路和或门电路 与门电路 或门电路 异或门电路1 选择题 0.4 2 4并不是所有的竞争都会产生冒险T判断题 0.2 1 0消除组合逻辑电路的险态常用方法是那种？答：在组合电路的函数简化式中，适当增加质蕴涵项(冗余项)，以消除险态问答题

23、0.3 2 0用与非门设计一个三变量“多数表决电路”。要求：建立真值表; 写出函数的最小项表达式;化简函数表达式; 将表达式表示成“与非”形式 。 真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11写出函数的最小项表达式 F（A，B，C）=m(3,5,6,7)化简函数表达式 F(A,B,C,)=AB+AC+BC将表达式表示成“与非”形式 F（A，B，C）=AB AC BC 设计题0.5 10 0逻辑代数中常量1大于常量0 （）F判断题 0.2 1 0什么是组合险态？组合险态由于组合电路中存在门电路的延时，当某一输入发生变化时在电路的输出端可能出现瞬时的错误现象。问答题 0.4 3 0由与非门构成的某表决电路如图例1所示,其中A、B、C、D表示四个人，Z为1时表示议案通过，（1）试分析电路，