第十三章时序逻辑电路.ppt

1、,13.1寄存器,13.2二进制计数器,本章小结,第十三章时序逻辑电路,13.3十进制计数器,13.4时序逻辑电路的应用,13.1.1数码寄存器,1电路结构,13.1寄存器,13.1寄存器,输入端：D0 D3 是寄存器的数码输入端。,输出端： Q0 Q3 是寄存器的数据输出端。,清零端：各触发器的复位端连接在一起，作为寄存器的总清零端，低电平有效。,控制端：4个触发器的时钟脉冲输入端连接在一起，作为接收数码的控制端。,数码寄存器（寄存器）：只具有接收、暂存数码和清除原有数码的功能。,（1）寄存数码前，寄存器应清零：令 = 0， Q0 Q3 均为 0 态。,（2）寄存数码时，应使 = 1。将待寄

2、存的四位二进制数码 D0 D3 分别输入 D 触发器各自的输入端。当时钟信号 CP 的上升沿到来时，根据 D 触发器的逻辑功能 Qn+1= D，二进制数码得以输入寄存器。,在接收数码时，各位数码是同时输入；输出数码时，也是同时输出。因此，这种寄存器称为并行输入、并行输出数码寄存器。,3特点,2工作过程,（3）只要使 = 1，CP = 0，寄存器就处在保持状态。完成了接收并暂存数码的功能。,13.1寄存器,13.1.2移位寄存器,（1）右移寄存器,1单向移位寄存器,FF3 是最高位触发器， FF0 是最低位触发器，从左到右依次排列。,高位触发器的输出端 Q 与低一位触发器的输入端 D 相连。整个

3、电路只有最高位触发器 FF3 的输入端 D 接收输入的数码。, 电路组成,13.1寄存器, 工作原理,假设初始状态 D0D1D2D3 = 0000，要输入数据为1101；,第一个 CP 上升沿到来后 ：D0 = 1 存入 FF3 ，Q3 = 1，其他三个触发器保持 0 态不变。1000。,第二个 CP 上升沿到来后 ： D1 = 0 移到 FF3 中，而 Q3 = 1 移到 FF2 中，此时。 Q1 、 Q0 仍为 0 态。 0100；,接收数码前，寄存器应清零。令 = 0，则各位触发器均为 0 态。接收数码时，应使 = 1。,13.1寄存器,第四个 CP 上升沿到来后 ：D3 = 1 移到

4、FF3 中，其余各位触发器依次右移，结果 Q0Q1Q2Q3 = 1001。,第三个 CP 上升沿到来后 ：D2 = 1 移到 FF3 中， Q3 = 0 移到 FF2 中， Q2 = 1 移入 FF1，而 FF0 状态仍为 0 态。 1010；,13.1寄存器, 状态表, 特点,右移寄存器具有串行输入、串并行输出的功能。,又可从最低位的输出端处输出，只需要连续送入 4 个CP 脉冲，存放 4 位数码将从低位到高位，依次从 Q0 串行输出端处输出，这就是串行输出方式。,从 4 个触发器的输出端可同时输出 4 位数码，即并行输出。,13.1寄存器, 波形图,13.1寄存器,（2）左移寄存器,串接顺

5、序由低位到高位。寄存的数码从低位的 D 端输入，从最高位的输出端串行输出。, 电路组成,13.1寄存器, 工作原理,假设存入数据 D3D2 D1D0= 1101。,接收数码前，寄存器应清零。令 = 0，则各位触发器均为 0 态。接收数码时，应使 = 1。,第一 CP 上升沿到来后 ： Q3Q2Q1Q0 = 0001。,第二 CP 上升沿到来后 ： Q3Q2Q1Q0 = 0001；,第三 CP 上升沿到来后 ： Q3Q2Q1Q0 = 0110。,第四 CP 上升沿到来后 ： Q3Q2Q1Q0 = 1101；,13.1寄存器,2双向移位寄存器,具有既能右移又能左移两种工作方式的寄存器，称为双向移位

6、寄存器。,（1）集成 4 位双向移位寄存器 CT74LS194 的外引线排列,M0、M1 为工作方式控制端，其取值不同，功能不同：保持、右移、左移及并行输入。,13.1寄存器,（2）CT74LS19 逻辑功能表,（3）工作过程分析, M1M0 = 11，寄存器处于并行输入工作方式，CP 上升沿将并行输入的数据 D0 D3 传送到寄存器的并行输出端。, M1M0 = 01，右移，CP 上升沿，DSR 右移输入端的串行输入数据依次右移。 。, M1M0 = 00，寄存器中的数据保持不变。, M1M0 = 10，左移，CP上升沿，DSL 左移输入端的串行输入数据依次左移。,13.1寄存器,13.2二

7、进制计数器,1电路组成,13.2.1异步二进制加法计数器,（1）分析：结构特点低位触发器 Q 端接至高位触发器的 C 端。,（2）J = K = 1， Qn+1 = 翻转功能。,2工作原理,（1）当第一个 CP 脉冲下降沿到来时， FF0 翻转， Q0 由 0 变为 1。而 Q0 的正跳变信号对触发器不起作用， FF1 、FF2 保持原态。计数器状态为 001。,（2）当第二个 CP 脉冲下降沿到来时， FF0 再次翻转， Q0 由 1 变为 0。 Q0 是负跳变信号，作用到 FF1 的 C 端，使 FF1 状态翻转， Q1 由 0 变为 1 。而 FF2 仍保持原态不变。计数器状态为010。

8、,接收数码前，寄存器应清零。令 = 0，则 Q2Q1Q0 = 0 。,13.2二进制计数器,（3）按此规律，当第七个 CP 脉冲输入后，计数器的状态为 111，再输入一个 CP 脉冲，计数器的状态又恢复 000。,13.2二进制计数器,3状态表,13.2二进制计数器,4波形图,5特点,计数器是递增计数的，且从计数脉冲的输入到完成计数器状态的转换，各触发器的状态是由低位到高位，逐次翻转的，不是随计数脉冲的输入，各触发器状态同时翻转，所以称为异步加法计数器。,13.2二进制计数器,1电路组成,13.2.2异步二进制减法计数器,结构特点：低位触发器端 接至高位触发器的 C 端。,13.2二进制计数器

9、,2工作原理,（1）当低位触发器的状态 Q 由 0 变为 1 时，而由 1 变为 0 即为负跳变脉冲，高一位触发器的 C 端接收到这个负跳变信号，发生翻转。,（2）当低位触发器的状态由 1 变为 0 时，高一位触发器将收到正跳变信号，其状态保持不变。,13.2二进制计数器,3状态表,13.2二进制计数器,4特点,计数器是递减计数的，各触发器状态不是同时翻转，所以称为异步二进制减法计数器。,异步计数器的电路简单，各触发器状态的改变是逐行进行的，计数速度慢。,13.2二进制计数器,1电路组成,13.2.3二进制同步加法计数器,同步计数器：将计数脉冲送到每个触发器的时钟脉冲输入端 CP 处，使各个触

10、发器的状态变化与计数脉冲同步，这种方式组成的计数器称为同步计数器。,13.2二进制计数器,3计数过程,2分析逻辑关系,（1）当第一个 CP 脉冲到来后，FF0 的状态由 0 变为 1。而CP 到来前，Q0、Q1 均为 0，所以，CP 到来后， FF0 、 FF1 保持 0 态不变。计数器状态为 001。即,计数器工作前应先清零，初始状态为 000。,13.2二进制计数器,（2）当第二个 CP 脉冲到来后，则FF0 由 1 变为 0。 FF1 状态翻转，由 0 变为 1。而 FF2仍保持 0 态不变。计数器状态为 010。同时,（3）当第三个 CP 脉冲到来后，只有 FF0 的状态由 0 变为

11、1， FF1 、 FF2 保持原态不变。计数器状态为 011。同时,13.2二进制计数器,（4）当第四个计数脉冲到来后，三个触发器均翻转，计数状态为 100。,（5）在第七个 CP 脉冲到来后，计数状态变为 111，再送入一个 CP 脉冲，计数恢复为 000。,4特点,同步计数器各个触发器的状态转换，与输入的计数脉冲CP 同步，具有计数速度快的特点。,13.2二进制计数器,13.2.4集成二进制计数器简介,14 位异步二进制计数器 CT74LS293,（1）外引线排列,（2）功能表,Q1 Q3：输出端。,NC：空脚。,ROA、 ROB：复位端 。,13.2二进制计数器,（3）说明, ROA=

12、ROB = 1时，不论 CP0、 CP1 何种状态，计数清零，Q3Q2Q1Q0 = 0000。, 当 ROA = 0 或者 ROB = 0 时，电路在 、 脉冲的下降沿作用下，进行计数操作：若将 与 Q0 相连，计数脉冲从 输入，数据从 Q3 、 Q2 、 Q1 、 Q0 端输出，电路为 4位异步二进制加法计数器；若计数脉冲从 输入，数据从Q3 、 Q2 、 Q1 端输出，电路为 3 位异步二进制加法计数器。,13.2二进制计数器,（1）外引线排列,24 位同步二进制计数器 CT74LS193,Q0 Q3：数码输出端。,：进位输出端。,：借位输出端。,D0 D3：数码输入端。,：置数控制端，低

13、电平有效 。,CP+：加法计数时计数脉冲的输入端。,CP-：减法计数时计数脉冲输入端 。,13.2二进制计数器,（2）功能表,13.2二进制计数器,（3）说明, 当 CR = 1 时，计数器置零 。, 当 CR = 0 时，计数器输出状态与 、 CP+与 CP- 有关。, 当 = 0 时，输出端状态与输入端 d0 d3 的状态相同，达到预置数码之目的；, 当 = 1 时，若计数脉冲从 CP+ 端输入则进行加法计数；若计数脉冲从 CP- 端输入则进行减法计数。,13.2二进制计数器,13.3.1二十进制编码,13.3十进制计数器,1用二进数码表示十进制数的方法，称为二一十进制编码。,2表示十进制

14、计数至少要用四位二进制数。,38421BCD 码：,8、4、2、1是各位的“权”。,1电路组成,13.3.2异步十进制加法计数器,13.3十进制计数器,根据 3 位二进制异步计数器的工作原理，000 111 的跳变过程，结合十进制异步计数器的第 4 位的 J 控制端的特点，学生不难理解当第 8 个计数脉冲作用时计数器状态为 1000，第 10 个计数脉冲作用时计数器返 0 的道理。,2工作原理,13.3十进制计数器,13.3.3集成十进制计数器简介,1可预置数码的十进制计数器 CT74LS160,（1）外引线排列,13.3十进制计数器,（2）功能表,13.3十进制计数器,（3）说明, = 0

15、时，计数器清零, 。, 当 = 1，而 = 0 时，计数器进行预置数码的操作。, 当 = =1，而 CPT = CPP = 1时，计数器执行加法计数操作。, 当 = =1，而 CPT 或 CPP 有一个是低电平时者说 0 时，不论其余各端的状态如何，计数器保持原来状态不变。,13.3十进制计数器,2可预置数码的二五十进制计数器 CT74LS196,（1）外引线排列,13.3十进制计数器,（2）功能表,13.3十进制计数器,（3）说明, = 0 时，计数器清零, 。, CT/ 端加高电平 1 时，当作用在 、 端的触发脉冲下降沿到来后，进行以下计数操作：, CT/ 是计数、置数控制端。为 0 时

16、进行预置数码操作。,a十进制计数。参看真值表。,13.3十进制计数器,b二、五进制计数。,从 输入， Q1 Q3 输出为五进制计数器。,从 输入，输出 Q0 是 1 位二进制计数器。,13.3十进制计数器,c双五进制计数器。,将 与 Q3 相接，计数脉冲从 端输入。,双五进制计数器真值表如表所示。,13.3十进制计数器,13.4时序逻辑电路的应用,13.4.1环形脉冲分配器,2工作原理,电路在 CP 脉冲的连续作用下，输出端 Q0 Q3 将轮流出现高电平 1，所以称之为环形脉冲分配器。,1电路组成,（1）首先使 M0M1 = 11，电路处在并行输入工作方式。令 = 1，当 CP 脉冲上升沿到来

17、后，输入端 D0 D3 的信号状态被移入寄存器，即 。,（2）进入工作时， M0M1 = 10，电路处在右移工作状态。因为 DSR = Q3，所以 Q3 的状态移入 Q0 。 Q0 的高电平 1 将随 CP 脉冲的不断输入，在 Q3 Q0 之间依次轮流出现。,13.4时序逻辑电路的应用,3状态表,在 CP 脉冲的连续作用下， Q0 Q3 按一定的时间节拍，顺序输出高电平 1。,4功能,13.4时序逻辑电路的应用,13.4.2频率计,1功能框图,13.4时序逻辑电路的应用,N 为 t1 t2 期间待测脉冲的个数。,测量信号频率。待测脉冲频率为：,2取样脉冲产生电路组成,13.4时序逻辑电路的应用

18、,取样脉冲产生电路作为信号源，提供基准。实际上，取样脉冲发生器是一个能对晶体谐振器产生的高频信号实施整形，并经多次分频形成基准秒脉冲的电路。该信号与待测脉冲一同进入与门，只有在脉冲存在期间的那一部分，才能通过与门，这就锁定了一秒钟的待测脉冲数。最后经过计数、译码、显示电路的作用显示出频率数。,3工作原理,13.4时序逻辑电路的应用,13.4.3数字钟,数字钟是人们常见的数字电路用品。一般数字钟是指以晶振为秒脉冲发生器，以数字显示时、分、秒，需要时还可以显示年、月、日的计时工具。,2电路组成,1功能,13.4时序逻辑电路的应用,（1）秒脉冲电路工作原理与频率计相同。,（2）有秒、分、时三路计数、译码、显示电路，分别显示秒、分、时。秒脉冲通过六十进制计数器显示 0 59 s。,（3）秒脉冲通过六十进制计数器，发出进位信号，即分信号，显示 0 59 min。,3工作原理,（5）按照需要还可以增设计数、译码、显示电路，显示日、月、年。,（4）分信号通过十二进制计数显示 1 12 h，也可通过二十四进制计数器显示 1 24 h。,13.4时序逻辑电路的应用,本章小结,2寄存器具有接收、寄存和输出数码的功能。本章介绍了两类寄存器：数码寄存器和移位寄存器。数码寄存器采用并行输入、并行输出的方式，接收、存储和输出数码，它没有移位的逻辑功能。移位寄存器不仅具有数码寄存器存储信息的功能，