金属-绝缘层-半导体接触系统之综合研究暨此系统于n型砷化铟镓半导体基板之应用

I金属-绝缘层-半导体接触系统之综合研究暨此系统于n型砷化铟镓半导体基板之应用Comprehensive study on M-I-S contact system and its application to n-InGaAs semiconductor substrate 摘要本篇论文着重在III-V族化合物半导体材料砷化铟镓(InGaAs)金属-绝缘层-半导体(M-I-S)接触系统之研究，随着硅基元件逐渐面临了其发展的瓶颈，III-V族化合物半导体因此被视为是下一个世代n型晶体管通道的替代材料。其原因主要是因为III-V族化合物拥有较高的电子迁移率以及较低的等效电子质量。然而像硅、锗等材料一样，III-V族化合物的金属-半导体接面也有所谓费米能阶钉扎(Fermi Level Pinning)的现象。近期，学者们提出在金属与半导体之间嵌入一极薄的绝缘层(Insulator)，可以减缓费米能阶钉扎，调变萧特基能障(Schottky Barrier Height)，越低萧特基能障可以获得更低的接触电阻，对于目前小线宽元件的效能，特别是在导通状态时的电流，可以有大幅提升的机会。故M-I-S接触系统亦是目前半导体领域正火热的一个议题。第一部分我收集了目前M-I-S系统之发展进程，并列举出一些不同种类半导体，如：硅、锗与III-V族半导体以M-I-S接触系统作为研究主轴的论文，对于M-I-S接触系统的主要机制：费米能阶解钉扎也给予了一些理论描述，而对于M-I-S接触系统降低电阻值的机制，我有也稍作定性的描述，其关键来自于插入之绝缘层性质(如：介电系数(dielectric constant)、能带位移II(band offset)、载子等效质量(carrier effective mass) 、能隙(band gap)等)与基板交互作用产生的影响。第二部分我以III-V族半导体基板：砷化铟镓，并搭配三种不同种类之绝缘层：钛酸钡(BaTiO 3)、二氧化钛(TiO 2)及氧化锌(ZnO)，并使用钛作为接触金属，实际做出M-I-S接触结构，量测其接触电阻，并将此实验结果与M-S接触的样品做比较，发现当插入之绝缘层为氧化锌时，其接触电阻值会比原本没有绝缘层之样品小约10倍，我们发现氧化锌与砷化铟镓基板的传导带位移(Conduction Band Offset)接近零，即使其介电系数大小与其他二绝缘层相比不是很高，仍可以达到降低接触电阻值的效果。关键字 ：砷化铟镓、接触电阻、萧特基能障、费米能阶钉札、金属-绝缘层-半导体接触系统Abstract In this paper, we make a comprehensive study on Metal-Insulator-Semiconductor (M-I-S) contact system for III-V compound material, InGaAs. With the scaling limitation of Si-based device, III-V compound materials are regarded as the promising candidates for n-channel device in next generation because of its high electron mobility and low electron effective mass. However, III-V compound materials also have the same problem as Si or Ge, the Fermi Level Pinning (FLP). Recently, the Metal-Insulator-Semiconductor (M-I-S) contact structures have been proposed to release the Fermi Level Pinning (FLP), by modulating the Schottky Barrier Height (SBH) and futher reduce the contact resistivity. Reduction of contact resistivity plays an important role on boosting the device performance, especially in on-state current, in scaling generation. At the first part, I collect several literatures about recent M-I-S development and list some papers which focus on M-I-S contact system based on different semiconductor IIIsubstrates i.e. Si, Ge and III-V compound material. Then the mechanisms of Fermi Level Pinning and M-I-S contact system are also given. The key points of reduction of contact resistivity using M-I-S system are the properties of inserting insulator i.e. dielectric constant, band offset, carrier effective mass and band gap as well as the interactions between insulator and substrate. At the second part, I use three different kinds of insulator: BaTiO3, TiO2 and ZnO on InGaAs substrate. Then Ti is used as contact metal to form M-I-S ohmic contact. The experimental results of M-S and M-I-S contact were discussed here. We find that the contact resistivity will reduce 10x when we insert ZnO as insulator. Due to its nearly zero conduction band offset, the reduction of contact resistivity is still achieved even though its dielectric constant is not high compare to other two insulators. Keywords: InGaAs, contact resistivity, Schottky Barrier Height, Fermi Level Pinning, Metal-Insulator-Semiconductor contact systemIV目录口试委员审定书 .I摘要 .IIAbstract.III目录 .V图目录 .VII表目录 .XII1.1 半导体元件在尺度微缩下所面临的挑战 .11.2 新兴半导体技术演进 .41.3 III-V 族复合半导体之兴起 .61.4 源极与汲极之设计在奈米尺度下所面临的挑战 .91.5 论文架构 .111.6 References .12二、现今源/汲极电阻改善技术以及文献回顾 .132.1 常见之源/汲极阻值改良方法 .132.2 M-I-S 结构的提出以及其应用 .162.2.1 费米能阶钉扎(Fermi level pinning).162.2.2 如何使用 M-I-S 接触调变萧特基能障并降低接触电阻值 .19V2.2.3 载子穿隧 .222.2.4 M-I-S 氧化层选用之特性分析 .252.2.5 硅 M-I-S 结构的文献回顾 .272.2.6 锗 M-I-S 结构的文献回顾 .312.2.7 III-V 族半导体 M-I-S 结构的文献回顾 .372.2.8 M-I-S 一般性理论模型 .422.3 References .48三、砷化铟镓 M-I-S 接触之萧特基能障暨接触电阻研究 .553.1 简介 .553.2 常见之萧特基能障及接触电阻量测手法 .553.2.1 传输线模型(Transmission Line Method TLM).553.2.2 圆形传输线模型(Circular Transmission Line Method CTLM).583.2.3 侧壁传输线模型(Sidewall Transmission Line Method STLM) .593.2.4 四点交叉电桥凯尔文量测(Four Terminal Cross-Bridge Kelvin 4T-CBK) .623.2.5 精细传输线模型(Refined Transmission Line Method RTLM) .633.2.6 萧特基能障之量测 .653.3 n 型砷化铟镓 M-I-S 接触制程概述 .693.3.1 晶圆结构介绍 .69VI3.3.2 制程步骤及制程参数 .713.4 n 型砷化铟镓 M-S 与 M-I-S 接触实验量测结果与讨论 .723.5 References .78四、总结与未来展望 .804.1 总结 .804.2 未来展望 .82VII图目录图 1.1 芯片上的晶体管数量与年份的对应函数2 .1图 1.2 藉由引进多核心运算，原本近乎指数成长的 CPU 功率密度将可被平缓3 .2图 1.3 45-nm 节点后芯片效能、功耗与单位瓦数的效能之变化示意图 12.2图 1.4 传统硅基 MOSFET 示意图6 .3图 1.5 在尺度微缩下微处理器之驱动功率与漏电功率2 .4图 1.6 至 22-nm 半导体各个技术节点之演进撷取自 Intels technology roadmap 2012.5图 1.7 22-nm 后三维晶体管未来之走向撷取自 Apply Material .6图 1.8 传统长通道载子传输与短通道弹道传输与饱和电流之关系，无论是在载子迁移率或是射出速度，III-V 族复合材料都具有优势 .8图 1.9 III-V 族复合半导体与硅的射出速度(v inj)比较5 .8图 1.10 平面晶体管各电阻分量示意图8 .9图 1.11a Intel 22-nm 节点寄生电阻各个分量所占的比例9 .10图 1.11b 平面 CMOS 寄生与通道电阻对技术节点之关系10 .10图 1.11c 接触电阻增加百分比与元件延迟增加百分比之关系12 .11图 2.1 根据 ITRS，在微缩趋势下，物理闸极线宽以及源/汲极接面深度之关系 .13图 2.2 各种退火方式的退火温度与时间关系14 .15VIII图 2.3 界面(缺陷) 能态示意图 .16图 2.4 半导体晶格表面的悬浮键撷取自 .17图 2.5 n 型锗、硅和砷化镓铟的 CNL20 .17图 2.6 n 型锗半导体的萧特基能障对金属功函数之关系20 .19图 2.7 M-I-S 系统调变萧特基能障之示意图 .21图 2.8 M-I-S 接触电阻值之权衡(trade-off) .21图 2.9 不同能隙半导体之复数能带图19 .26图 2.10 常见氧化层材料的能带与介电系数关系 .26图 2.11 常见半导体材料的能隙与钉扎因子关系(模拟与实验)19 .27图 2.12 同方向之耦极可使萧特基能障更进一步变低38 .29图 2.13 一般常见氧化物与二氧化硅的相对氧原子面密度18 .30图 2.14 插入氧化锌绝缘层后的电流-电压特性27 .30图 2.15a 随着不同铝氧化物厚度的 Co/n-Ge 和 Co/p-Ge 的室温 J-V 特征29 .32图 2.15b n 型锗的萧特基能障和金属功函数的关系，图中比较有无氧化铝对其关系之影响。插入氧化铝后，对于镍、钴及铁的萧特基能障分别降低至0.39、0.23、0.18。然而，理想的 Schottky-Mott relation 仍无法被观察到29 .33图 2.16 有无插入氮化硅的金属/锗萧特基二极管金属功函数对萧特基能障之关系30 .34图 2.17a 线性的 I-V 特征曲线，其中电流传导机制由原本不对称的整流型变至对IX称的欧姆型最后再变成略为对称的穿隧型30 .34图 2.17b 量测得到接触电阻值比和氮化硅的关系，前半部阻值降低是因为 MIGS的下降使 SBH 降低，后半部阻值增加是因为氧化层厚度带来的穿隧电阻30 .35图 2.18 不同种类锗基 M-I-S 接触的相对特征电阻(c)对氧化层厚度关系。插页为M-I-S 接触之结构示意图32 .36图 2.19 TiO2 及 Al2O3 正反偏压下电流密度对氧化层厚度之关系33 .36图 2.20a 不同介电系数之氧化层特征接触电阻值随氧化层厚度之变化35 .37图 2.20b 不同基板掺杂浓度之特征接触电阻值随氧化层厚度之变化35 .37图 2.21 M-I-S 接触模型中的电阻分量示意图 .38图 2.22a 金属 /n 型砷化镓有无氮化硅的萧特基能障对金属功函数之变化39 .39图 2.22b 金属/n 型砷化镓与金属/n 型硅萧特基能障随氮化硅厚度的变化37 .39图 2.23 铝/氧化层/n 型砷化镓的电流-电压特征38 .40图 2.24 n 型砷化镓 M-I-S 接触之接触电阻比对氧化层厚度关系，可以注意到无论是使用单层(monolayer)或是双层 (bilayer)的氧化层都可以降低接触电阻值，但是双层氧化层降低的幅度较大，原因是界面耦极较多38 .40图 2.25 金属/氧化铝(氧化钛)/n 型锑化镓 M-I-S 接触的电流密度与氧化层厚度关系40 .41图 2.2