[工学]DSP器件及应用课件.ppt

April 19, 2019,1,华中科技大学武昌分校,DSP器件及应用 黄向宇 ,April 19, 2019,2,第七章 TMS320C54x基本系统的设计,April 19, 2019,3,Lowest Cost Control Systems Storage Motor Control,Highest Efficiency Best MIPS per: Watt / Dollar/ Size Wireless Clients Modems / Telephony VoIP,Highest Performance Multi Channel, Multi Function Comm Infrastructure xDSL Imaging, Video,April 19, 2019,4,四边扁平封装(TQFP),球格阵列（BGA）封装,SOIC,LQFP,28PLCC,April 19, 2019,5,7.1 硬件系统组成,基本系统的设计 复位和时钟电路 存储器接口 前向通道，A/D，V/f 后向通道，D/A，f/V，PWM 人机接口，键盘，显示器 多机通讯和总线扩展,一件“系统集成”的工作，我们可以使用现有开发成功的硬件平台及算法去实现我们特殊的应用,April 19, 2019,6,April 19, 2019,7,TMS320C54x,D(15-0) A(15-0) PS DS IS R/W MSTRB IOSTRB READY IAQ MSC,RS X1 X2CLKIN CLKOUT CLKMD(1-3) MP/MC CNT,HOLD HOLDA NM1 INT(0-3) IACK XF BIO,TOUT CLKX0 DX0 FSX0 CLKR0 DR0 FSR0,CLKX1 DX1 FSX1 CLKR1 DR1 FSR1,数据/地址总线 和控制信号,系统 控制,时钟,复位 信号,外部DMA 接口,外部中断 接口,外部标志,定时器输出,串口0,串口1,April 19, 2019,8,主要扩展接口信号,RS: 复位，保持3个时钟周期 MSTRB: 外部数据存储器选通信号 PS: 外部程序存储器片选信号 DS: 外部数据存储器片选信号 IS: I/O设备选择信号 IOSTRB: I/O设备选通信号 R/W: 读/写信号 HOLD: 请求控制存储器接口信号 HOLDA: 响应控制存储器接口信号 MSC: 微状态完成信号 IAQ: 中断请求信号 IACK: 中断响应信号 MP/MC: DSP工作方式选择信号 READY: 数据准备好信号,April 19, 2019,9,外部中断引脚 NMI: 不可屏蔽中断 INT0: 可屏蔽外部中断 通讯端口引脚 串口 主机通讯并行接口HPI 通用I/O端口引脚 XF: 输出 BIO: 输入,April 19, 2019,10,7.2 外部存储器和I/O扩展,April 19, 2019,11,外扩的作用,尽管许多DSP片内存储器很大，但片外存储器仍是不可缺少的。片外存储器的作用包括: (1)用EPROM/FIash等非易失存储器为DSP固化程序。 (2)用片外RAM存储大量数据。用FIFO(先进先出)、双端日存储器等与其他设备握手并传输数据。,April 19, 2019,12,C54x DSP的外部接口包括数据总线、地址总线和一组用于访问片外存储器与I/O端口的控制信号线，C54x DSP外部程序、数据存储器以及I/O扩展地址和数据总线的复用，完全依靠片选和读写选通配合时序控制完成外部程序存储器、数据存储器和扩展I/O的操作。,April 19, 2019,13,外部扩展时需注意的问题,外部存储器分为串口存储器和并口存储器两种。在DSP系统中，由于要求高速交换数据，从接口方式考虑，一般都采用并口扩展存储器。在选择外部存储器时，应首先考虑下面几个问题: （1）电压 （2）速度 （3）容量,April 19, 2019,14,存储器与DSP的接口,ROM 掩膜只读存储器（PROM） 一次性编程的OTPROM 紫外线可擦除EPROM 电可擦除EEPROM 可快速擦写闪存flash memory, 256M,100万次擦写，60ns以下的访问速度，工作电压逐渐下降,April 19, 2019,15,RAM 静态RAM （SRAM） Async SRAM, (Asynchromous Static RAM), 异步静态随机存储器 Sbsram, (synchronous burst sram), 同步突发静态随机存储器 PB SRAM, (Pipelined Burst SRAM)，管道突发随机存储器 动态RAM （DRAM） EDO RAM，(extended data out), 扩展数据输出存储器 CDRAM, (Cached DRAM)，高速缓存随机存储器 SDRAM, (Synchronous DRAM), 同步动态随机存储器 DDR SDRAM, (Double Data Rate SDRAM), 同步动态随机储存器 RAMBUS RAM , rdram,April 19, 2019,16,C54x：Memory Map,Microprocessor 系统复位后，从位于片外的程序存储区(EPROM)开始执行 Microcomputer 系统复位后，从位于片内的程序存储区(ROM)开始执行,April 19, 2019,17,April 19, 2019,18,程序存储器扩展,程序存储器、数据存储器、I/O扩展使用相同的地址和数据线 程序存储器的三种工作方式 读，片选为低电平（有效） 维持，片选为高电平（不选） 编程 扩展时的考虑 容量大，减少芯片组合的数量 根据CPU工作频率，选择读取速度相当的器件 编程方式 选择相应的逻辑控制芯片（各存储空间的相互兼容）,April 19, 2019,19,ROM与DSP的接口,一般存储器的数据线为8位，需要采用两片存储器才能构成16位数据和程序的存取 相当一部分ROM需要 5 V供电 快速PROM/EPROM接口 TMS320的地址线和数据线与存储器的地址线和数据线相连，辅以必要的译码电路 慢速EPROM 等待状态 EEPROM 工作方式的选择：读操作，写操作，输出禁止，写禁止 Flash Memory 工作方式的选择：读，编程，SV擦除，写禁止，编程禁止 CE OE WE,April 19, 2019,20,TMS320与EPROM接口逻辑图,April 19, 2019,21,供电电压不同时 TMS320与ROM接口逻辑图,A0-A15,TMS320,MSC,READY,D0-D7,逻辑 控制,CE,ROM,RW,PS,MSTRB,3.3V,5V,D0 D7,D0 D7,April 19, 2019,22,FlashROM,WE 编程选择控制端，离线程序固化 CE 片选，连接程序片选信号 OE 输出使能 （DSP上MSTRB存储器控制选通信号可用于扩展多个程序存储器）,April 19, 2019,23,数据存储器扩展,程序存储器、数据存储器、I/O扩展使用相同的地址和数据线 静态存储器SRAM和动态存储器DRAM 扩展时的考虑 容量 速度 DMA接口问题,April 19, 2019,24,RAM与DSP的接口,可用作数据存储器，也可用到程序存储器 TMS320提供了PS和DS选择不同的地址空间,PS,DS,A15,地址空间：8000h-FFFFh 正确地划分程序和数据空间,片选信号,April 19, 2019,25,TMS320与RAM接口逻辑图,如果内部RAM设置为有效，则相同地址的RAM自动无效,April 19, 2019,26,RAM,WE 写控制端 CE 片选，连接数据选通信号 OE 读允许 （DSP上MSTRB存储器控制选通信号可用于扩展多个数据存储器）,April 19, 2019,27,程序和数据存储器共同安排在RAM,程序区和数据区分开（128k16） PS 接外部RAM的A16 程序区：00000h-0FFFFh 数据区：10000h-1FFFFh DSP：程序区和数据区相同（内部RAM有效，扩展的外部RAM自动无效）,April 19, 2019,28,程序和数据存储器共同安排在RAM,混合程序区和数据区（128k16） C549有额外的7根地址线，以访问8M程序空间 数据区的寻址范围只能是64k,April 19, 2019,29,TMS320与I/O接口,与外部存储器的接口方式相同，地址总线、数据总线、片选信号 控制信号IOSTRB替代MSTRB 通用I/O引脚：BIO和XF BIO输入引脚，监视外围设备的状态 XF输出引脚，向外部器件发信号 BSP引脚（CLKX、FSX、DX、CLKR、FSR、DR）作为I/O 串口相应控制寄存器处于复位状态 串口的通用I/O功能被使能 引脚输入还是输出可设置（DX只能输出、DR、CLKS只能输入） HPI的8条数据线引脚作为I/O 复位状态下 I/O控制寄存器（GPIOCR）和状态寄存器（GPIOSR）,April 19, 2019,30,液晶模块,TMS320,D0-D7,RD,TCM-A0902,RS,RW,D0-D7,RESET,A0,WR,IOSTRB,A14,A15,CS,CS 片选 RD 读 WR 写 A0 寄存器选择 扩展的I/O地址： 数据：BFFFH 命令：3FFFH,A0为数据、命令寄存器选择引脚 液晶命令和液晶数据需要调用PORTW写,April 19, 2019,31,键盘的连接与驱动,C54x,D0-D7,GND,HC573,D0-D7,OC,IS,A12,A13,IOSTRB,Q1 Q2 Q3 Q4 Q5,HC573,D1 D2 D3,Vdd,C,Q0-Q7,OC,C,Vdd,锁存缓冲器 读键盘端口地址：EFFFh 写键盘端口地址： DFFFh,软件编程：（1）行扫描进行按键查询；（2）延迟10ms进行防抖处理,April 19, 2019,32,7.3 A/D和D/A接口设计,April 19, 2019,33,一 前向通道的设计,将实际系统中的物理信号转化为数字信号的通道 包括传感器、信号调理电路、A/D信号采集 三个部分精度的匹配,传感器,抗混叠 滤波,信号调理,采样保持,A/D或V/f,D S P,April 19, 2019,34,A/D转换器,直接A/D转换器 并联比较型 反馈比较型 间接A/D转换 V/T型 V/f型,同一代的TMS320系列产品的CPU结构是相同的，但其片内存储器及外设电路的配置是不同的。一些派生器件，就是片内存储器和外设电路的不同组合，以满足世界电子市场的各种需要。,April 19, 2019,35,模数转换模块(ADC)-TMS320C240,模数转换器的主要特征： 包含有双路的十位模数转换单元，每个ADC单元有8个模拟输入，两路ADC输入通道的输入信号同时采样并转换； 数字结果1023输入电压/参考电压； 每个ADC单元的完全转换时间最长为6.6微秒； ADC模块的参考电压必须由外部供给； 可执行单个的采样/保持和转换操作； 两个转换单元各有一个双缓冲的高速输入输出的结果寄存器和控制寄存器，可在不影响当前转换进程的前提下，向ADC控制寄存器中的某些位写入； 可由软件指令，装置管脚的外部信号跳变，或由EV事件，如普通定时器、比较输出或捕获单元4等来启动AD转换 如果中断未被屏蔽，在每次转换结束时设置中断标志有效并产生中断。,April 19, 2019,36,A/D转换器选择的考虑,速度 与要处理信号的最高频率相关 精度 与要处理信息的最小误差和最高分辨率相关 接口类型 取决于DSP的接口类型和要求的接口速度 自带采样保持与否 电源的种类,April 19, 2019,37,DSP与A/D转换器的接口,并行接口方式 通过译码电路将A/D转换器映射到DSP的I/O空间或存储器空间中 如果映射到I/O空间，DSP用I/O指令与A/D转换器交换数据 串行接口方式 需要解决同步通信时序问题 软件实现异步传输模式 I/O口和中断结合实现同步传输模式 DSP芯片提供的同步串口,April 19, 2019,38,DSP与并行A/D 1674的接口 两种模式：全控模式和单一模式 全控模式：CE, CS, R/C控制转换和读数 CE=1, CS=0, R/C=1, 读数；R/C=0启动AD转换 单一模式： CE=1, CS=0, 12/8=1, A0=0, R/C控制读数和转换,A0 A15,CE,IOSTRB,CS,R/W,A0,C54x,AD1674,STS,R/C,INT1,控制 逻辑,D0 D11,April 19, 2019,39,DSP与并行A/D 7874的接口 采样由CONVST输入启动 由定时器或精确的时钟源驱动 上升沿将4个通道采样保持 INT变低表示转换完毕,April 19, 2019,40,DSP与串行A/D MAX 121的接口,三种工作模式 CONVST启动：MODE接高电平，CS接地，FSTRT为串行帧输出，SDATA为串行数据输出，适于采样时间需精确控制场合 CS启动：MODE接高电平，CONVST接地，适于与其他器件共用数据线的场合 连续转换模式： MODE, CS, CONVST接地，通过 DMA或FIFO缓冲器与存储器相连，适于采样时间不需精确控制的场合,April 19, 2019,41,二 后向通道的设计,并行接口 DAC7624 输入寄存器、DAC寄存器、控制逻辑（A0, A1, R/W, CS），LDAC输入装载 串行接口 DSP201 数据格式与输入电压范围（二进制补码） 输出更新：ENABLE接地，CONV控制 数据传输与同步（连续、锁存） 字长选择,April 19, 2019,42,其他常用芯片,集成有源滤波器 附加少量的外加电阻就可灵活实现高通、低通、带通、带阻等功能 电路简单，灵活，高精度，高稳定性，高性能 MAX 74XX带通滤波器 MZX 260/1/2可编程通用有源滤波器（微处理器） 可编程放大器 通过软件对增益进行编程的运算放大器（不用外加任何元件） 增益编程方式：1, 2, 4, 8, ; 1, 10, 100, AD526 (1, 2, 4, 8, 16 五档),April 19, 2019,43,几个基本结论,AD采集的精度取决于参考电压、布线和正确的时序 外部参考电压和内部参考电压 模拟地和数字地的隔离 电源和地的干扰：屏蔽和加大地的布线面积 器件的选用：各个器件之间的配套 接插件：可能成为重要的信号污染源,April 19, 2019,44,7.4 时钟和复位电路,时钟及复位电路是DSP应用系统必须具备的基本电路，TMS320C54x可以通过锁相环PLL为芯片提供高稳定频率的时钟信号，同时实现时钟的倍频或分频。对于一个DSP系统而言，上电复位电路虽然只占很小的一部分，但它的好坏将直接影响系统的稳定性。,April 19, 2019,45,DSP的复位 上电复位、手动复位、软件复位 Reset引脚上5个机器周期以上的低电平来实现 考虑到晶振的稳定时间，上电复位一般在Reset引脚上置100-200ms的低电平脉冲 最简单的复位电路为分立元件的RC电路 V = Vcc(1-e-t/RC) 集成的微处理器监控复位电路，MAX707/708 带有看门狗电路 电压门槛检测器,VCC,K,RESET,TMS320,April 19, 2019,46,时钟电路的设计 外部时钟直接输入X2/CLKIN引脚，X1悬空（采用封装好的晶体振荡器） 外接晶振启动片内的振荡电路 为了提高系统的稳定性一般DSP内部都有可编程锁相环PLL，其功能是把外部提供的时钟倍频或分频做为DSP工作的频率（如外加10M时钟，经PLL倍频后DSP可工作在100M，这样外部电路已非常低的频率工作会较稳定 硬件配置和软件配置 引脚：CLKMD1 CLKMD3 时钟模式寄存器CLKMD,April 19, 2019,47,C5402锁相环硬件配置方式,两种模式：（1）PLL模式；（2）DIV模式,April 19, 2019,48,专用复位电路,RC设计的复位电路，电路结构简单，但可靠性差，在恶劣的环境中很容易受到干扰影响，引起误动作。因此，在要求比较高的场合，为保证设备的正常运行，必须设置硬件监控电路。,April 19, 2019,49,MAX706,MAX706是MAXIM公司推出的集复位、掉电检测、看门狗功能于一体的多功能芯片。该芯片具有电源投入时的复位功能，能够检测出电源掉电和电源瞬时短路并给出复位信号。同时具有电源电压上升时复位信号的解除功能。当程序走飞后，它也能够使DSP系统复位。,April 19, 2019,50,April 19, 2019,51,7.5 供电系统设计,TMS320C54x系列芯片大部分采用低电压设计，这样可以大大地节约系统的功耗，该系列芯片的电源分为两种，即内核电源与I/O电源，其中I/O电源一般采用3.3 V设计，而内核电源采用3.3V, 2.5V或1.8V电源，降低内核电源的主要目的是为了降低功耗。,April 19, 2019,52,电源设计,为了降低功耗，内核电压CVDD与I/O电压DVDD分开，大多数电源电压5V, 3.3V, 3V 举例：TMS320VC549 I/O电压为3.3V，内核电压为2.5V，降低44%的功耗 消耗电流估计: CPU、时钟电路、外设，引脚 加电次序：同时加电（理想）；先DVDD、后CVDD 电压调整器的选择：单电压输出芯片，单可调电压输出芯片（1.2-9.75V），双电压输出芯片（TPS73HD301, TPS73HD325, TPS73HD318）,April 19, 2019,53,电源电路,通过专用芯片实现双电压供电 I/O电源DVDD 1.8V2.5V 内核电源CVDD 3.3V 3.3V和5V混合逻辑电路 如果电平标准不同或电压承受要求等问题需要加入电平转换电路,April 19, 2019,54,3.3V和5V混合系统的考虑,V CMOS, 5V TTL, 3.3V TTL 4种情况 5V TTL 器件直接驱动3.3V TTL器件(电压承受) 3.3V TTL器件直接驱动 5V TTL器件 5V CMOS器件驱动 3.3V TTL器件(电压承受) 3.3V TTL器件驱动 5V CMOS器件: 双电压供电驱动器 DSP与外围器件的接口（电平考虑） 与3V器件的直接相连 与5V器件的接口：C549不可以承受5V电压,April 19, 2019,55,省电工作方式,TMS320 VC54x有几种省电模式，这几种模式可以使CPU暂时处于体眠状态，这时的功耗比正常模式要低，但能保持CPU的内容并在恢复正常供电后，恢复正常工作。 可以通过执行工DLE1、工DLE2、工DLE3指令，或者使HOLD信号变低，同时将HM状态位置1以进入省电模式。表7-22给出了各种省电操作。,April 19, 2019,56,7.7 引导方式及设计,当用户在ccs环境下完成开发任务，编写完成用户软件之后，需要脱离依赖PC机的CCS环境，并要求目标系统上电后可自行启动并执行用户软件代码，这就需要用到Bootloader技术。 同时Bootloader也指由TI在生产芯片时预先烧制在TMS320VC5402片内ROM中，完成该功能段的一般代码名称。,April 19, 2019,57,TMS320C54x的BOOT设计,引导方式：DSP系统复位时，其系统软件代码所取得的方式 DSP内部ROM中的引导装载程序Bootloader使系统上电后能自动将程序代码从外部装载到DSP内部或者外部程序存储器中运行,April 19, 2019,58,多种启动模式,(1) HPI启动模式: 由外部处理器(即主机)将执行代码通过C5402的HPI口搬移到C5402片内RAM。当主机搬移完所有程序代码后，还要将程序入口地址写入C5402数据空间007Fh内。这样，C 5402一旦检测到007Fh处不再为0值，即判断为代码转移完毕，并跳转到007Fh里存放的地址去执行，从而完成启动。 (2) 8bit/16bit的并行启动模式: C 5402通过其数据和地址总线从数据空间读取自举启动表(Boot Table)。自举启动表内容包括:需要搬移的代码段，每个段的目的地址，程序入口地址和其他配置信息。,April 19, 2019,59,(3) 8bit/16bit的标准串口启动模式: C5402通过工作在标准模式McBSP接收自举启动表，并根据自举启动表中的信息装载代码,McBSP0支持8bit模式，MCBSP1支持16bit模式。 (4) 8bit串行EEPROM启动模式: C5402通过工作在SPI模式的McBSP1接收来自外部串行的EEPROM中的自举启动表，并根据自举启动表中的信息装载代码。 (5) 8bit116bit的IIO启动模式: C5402使用XF和BIO引脚，与外部设备达成异步握手协议，从地址0h处的I/O端口读取自举启动表,April 19, 2019,60,目的 程序代码可以存储在片外相对慢速、非易失性器件中，而装载运行于高速器件 提供多种装载方式，使得DSP可灵活应用到不同系统 省去对DSP片内ROM进行掩膜编程，节省大量费用 装载的初始化 CPU状态寄存器初始化，包括：禁止可屏蔽中断INTM1，内部DARAM映射到程序数据区OVLY1，对程序和数据区均设置为个等待状态 引导装载程序执行装载模式判断。判断的顺序是：HPI模式、SPI模式、外部并行模式、标准串口模式、并行I/O模式,April 19, 2019,61,选择自举方式 MP/MC引脚为高电平，工作在微处理器方式，从外部程序存储器0FF80h起执行用户程序 MP/MC引脚为低电平，工作在微计算机方式，从片内ROM的0FF80h起执行程序，并选择自举方式 片内ROM上0FF80h的程序 进行初始化，中断与RAM映象到程序/数据空间 检查INT2，