数字钟课程设计报告(正文).doc

课程设计报告 课题名称：课题名称： 电子技术课程设计 学生学号：学生学号： 专业班级：专业班级： 学生姓名：学生姓名： 指导教师：指导教师： 目录 1 一、 设计目 的 2 二、 设计所需元件器 材2 三、 原理框 图 2 四、 各功能模块 图3 五、 设计出现的问题及心 得9 六、 思考 题 10 2 七、 课程设计说明书 12 一、 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟 相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因 此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时 序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会 制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模 集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它 可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、 设计所需元件器材 1. 555 定时器 1 片 2. 74LS90 集成块 6 片 3. CD4511 集成块 6 片 4. 共阴极 7 段数码管 6 个 5. 面包板 1 个（型号 SYB-118） 6. 10uf 电解电容 1 个 7. 0.1uf 瓷片电容 1 个 8. 68k 电阻一个 9. 15k 电阻一个 10. 单股线 8m 左右 11. 镊子 12. 剪刀 3 13. 斜口钳 14. 74LS14 一片 15. 74LS20 一片 16. 按键两个 17. 电阻 1k 3 个 18. 电阻 100 欧 6 个 19. 5 伏电源 三、 原理框图 基本原理为 555 定时器产生基准秒脉冲，将信号送到 60 进制秒计数器，秒 计数器 60 一循环，会产生进位信号，同时将这信号送到 60 进制分计数器，分 计数器循环也会产生进位信号，送到 24 进制时计数器。每级计数器都有译码器 与之相对，将计数器送出的 4 位信号转变成数码管的十进制信号，这样就能显 示出具体时间。 数字钟原理方框图 十位个位十位个位十位个位 译码译码译码译码译码译码 六进制 十进制 六十进制 六进制 十进制 六十进制 二十四进制 555 定时器 显示部分 译码部分 计数部分 秒基准信号 4 四、各功能模块图 1555 定时器定时器 555 定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广 泛。 555 定时器内部结构如图 4-1-1 所示。它由分压器、两个电压比较器、基本 SR 触发器、晶体管及缓冲器 组成。 1 脚是接地端 GND，2 脚是低电平触发端（也称触发端） ，3 脚是输出端 OUT，4 脚是复位端 ft， ，5 脚是电 压控制端，6 脚是高电平触发端（也称阈值 端） ，7 脚是放电端，8 脚是电源端 VCC。 555 定时器功能表见图 4-1-2，其中 4 脚 RD，为复位端，当 RD 为低电平时， 不管其他输人端的状态如何，输出 Uo 为低电平。只有当 RD 为高电平时，输出 的状态将由 2 脚低电平触发端和 6 脚高电平触发端电压的大小来决 定，因此， 在正常工作时，应将 4 脚接高电平。 当 uil(2/3)Vcc,u2(1/3)Vcc 时，放电晶体管 VT 截止，输出端仍为高电平。 当 uil(2/3)Vcc,ui2(1/3)Vcc 时，放电晶体管 VT 导通，输出端 uo 为低电 平。 当 uil(2/3)Vcc,ui2(1/3)Vcc 时，电路亦保持原状态不变。 如果在电压控制端（5 脚）施加一个外加电压（其值在 0Vcc 之间） ，比 较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化， 进而 影响电路的工作状态。 5 图 4-1-1 555 定时器内部结构定时器内部结构 图 4-1-2 555 定时器功能表定时器功能表 图 4-1-3 为 555 定时器组成的秒脉冲产生电路（秒基准信号） ，接通电源后， 电容 C 被充电，当 Vc上升到(2/3)Vcc 时，使 Vo为低电平，同时放电三极管 T 导 通，此时电容 C 通过 R2和 T 放电，Vc下降。当 Vc下降到(1/3)Vcc 时，Vo翻转为 高电平。电容 C 放电所需时间为 tpL=R2Cln20.7R2C 当放电结束时，T 截止，Vcc 将通过 R1，R2电容器充电，Vc 由(1/3)Vcc 上升 到(2/3)Vcc 所需的时间为 6 tpH=（R1+ R2）Cln20.7（R1+ R2）C 当 Vc上升到(2/3)Vcc 时，电路又翻转为低电平。如此周而复始，于是，在 电路的输出端就得到一个周期性的矩形波。其震荡频率为 1/（tpL+ tpH）1.43/（R1+2 R2）C 我们取 R1=15K,R2=69K,C=10uF 123456 A B C D 654321 D C B A T itle Num berRevisionSize B Date:21-Dec-2010Sheet of File:E:习习protel习习习习习习习习.ddbDrawn By: GND 1 V I2 2 V O 3 RD 4 V IC 5 V I1 6 V O 7 V CC 8 555 C1 0.1u R2 68K R1 15K C2 10U V CC OU T 图 4-1-3 秒脉冲产生电路秒脉冲产生电路 2计数电路计数电路 一般采用十进制计数器如 74LS290、74LS90、74LS390,等来实现计数 单元的计数功能。在此，该电路使用的为 74LS90。 74LS90 计数器是一种中规模二一五进 制计数器，该芯片有两个异步清零端 MR1、MR2 和两个异步置 9 端 MS1、MS2，都 为高电平有效。 秒个位计数单元为 10 进制计数器，无 需进制转换，只需将 Q0 与 CP1（下降沿有 效）相连即可。CP0（下跳沿有效）与 1HZ 秒输入信号相连，Q3 可作为向上的 进位信号与十位计数单元的 CP0 相连。 秒十位计数单元为 6 进制计数器，需要进制转换。将 10 进制计数器转换为 6 进制计数器只需将 Q1、Q2 分别和两个清零端连接，当信号出现 0110 时立刻 转变为 0000，其中 Q2 可作为向上的进位信号与分个位的计数单元的 CP0 相连。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相 CP1 1 MR1 2 MR2 3 NC 4 V CC 5 MS1 6 MS2 7 Q2 8 Q1 9 GND 10 Q3 11 Q0 12 NC 13 CP0 14 74LS90 7 同，只不过分个位计数单元的 Q3 作为向上的进位信号应与分十位计数单元的 CP0 相连，分十位计数单元的 Q2 作为向上的进位信号应与时个位计数单元的 CP0 相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时 计数单元应为 24 进制计数器，不是 10 的整数倍，因此需将个位和十位计数单 元合并为一个整体才能进行 24 进制转换。时个位计数单元的 Q2 接个位和十位 的清零端 MR1，十位计数单元的 Q1 接十位和个位的另一清零端 MR2。 图 4-2-1 74LS90 功能表 1）六进制接法 123456 A B C D 654321 D C B A T itle Num berR evisionSize B Date:18-Dec-2010Sheet of File:E:习习protel习习习习习习习习.ddbDrawn B y: CP1 1 MR1 2 MR2 3 NC 4 VCC 5 MS1 6 MS2 7 Q2 8 Q1 9 GND 10 Q3 11 Q0 12 NC 13 CP0 14 74LS90 U8 V C C 图 4-2-2 8 2）十进制接法 123456 A B C D 654321 D C B A T itle Num berRevisionSize B Date:18-Dec-2010Sheet of File:E:习习protel习习习习习习习习.ddbDrawn By: CP1 1 MR1 2 MR2 3 NC 4 VCC 5 MS1 6 MS2 7 Q2 8 Q1 9 GND 10 Q3 11 Q0 12 NC 13 CP0 14 74LS90 U7 V CC 图 4-2-3 3）二十四进制接法 123456 A B C D 654321 D C B A T itle Num berRevisionSize B Date:18-Dec-2010Sheet of File:E:习习protel习习习习习习习习.ddbDrawn By: CP1 1 MR1 2 MR2 3 NC 4 VCC 5 MS1 6 MS2 7 Q2 8 Q1 9 GND 10 Q3 11 Q0 12 NC 13 CP0 14 74LS90 U11 CP1 1 MR1 2 MR2 3 NC 4 VCC 5 MS1 6 MS2 7 Q2 8 Q1 9 GND 10 Q3 11 Q0 12 NC 13 CP0 14 74LS90 U12 V CC 图 4-2-4 9 3译码与显示单元电路译码与显示单元电路 选择 CD4511 作为显示译码电路；选择 LED 数码管作为显示单元电路。由 CD4511 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里 的 LED 数码管是采用共阴的方法连接的。 计数器实现了对时间的累计并以 8421BCD 码的形式输送到 CD4511 芯片，再 由 4511 芯片把 BCD 码转变为十进制数码送到数码管中显示出来，电路如图 4-3- 1。 123456 A B C D 654321 D C B A T itle Num berRevisionSize B Date:18-Dec-2010Sheet of File:E:习习protel习习习习习习习习.ddbDrawn By: B 1 C 2 LT 3 BI 4 LE 5 D 6 A 7 GND 8 e 9 d 10 c 11 b 12 a 13 g 14 f 15 VCC 16 CC4511 U6 CC4511 b c d e f g dp a ab c d e fg dp GND GND V CC 图 4-3-1 4.调时电路 Q31QD3Q311Q331 R2 1K R5 1K Q31 QD3 SOURCE 调调分分 调调时时 12 U13:A 74LS04 34 U13:B 74LS04 10 此电路使用非门将 Q31 和脉冲源隔离，防止 74LS90 的状态信号对脉冲源的影响。 在 QD3 与 Q331 之间的电阻可以承担一定电压，从而防止 Q331 为高电平时对调时信 号的禁止。 5.整点报时电路： U83 U81 U82 GND VCC LS1 SPEAKER 1 2 4 5 6 U16:A 74LS20 12 U15:A 74LS04 34 U15:B 74LS04 56 U15:C 74LS04 1312 U15:D 74LS04 R1 1k 整整点点报报时时 此电路可以实现整点报时，当分的十位 3 由 0101 跳到 0110 时反馈调零，此时 Q0 Q1 Q2 Q3 都为 0，经过非门后再通过四输入与非门，图中 6 为 0，SPEAKER 发声，响 10 分钟后，6 变成 1，停止发声。 四、 设计出现的问题及心得 1 数码管 1数码管直接接 5 伏电压时烧坏一个，于是在六个数码管的公共端接上 100 欧电阻，之后数码管暗了很多，延长了数码管的寿命。 2调时过程中，发现数码管有的数显示的不正常，经检验，是先接反了， 更正后正常。 2 芯片 有时电路上电后，数码管没有全亮，经检查电路没问题。这是因为刚上电， 74ls90 的输出状态不定，有的码值超过十，译码芯片不能正常工作，则输 出出错。在输入一个脉冲之后数码管又显示正常。 4设计心得设计心得 通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让 我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿 真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样， 因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成 功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计 时应考虑两者的差异，从中找出最适合的设计方法。 通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言 不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。 11 五、 思考题 1.同样是七段共阴极数码管的译码驱动电路，74LS48 和 CC4511 有什么主要区别？ 答：74LS48 在控制引脚上的不同 可见图 6-1-1，7448 的第 4 引脚为既有 输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端，当作为消隐功 能引脚时 BI=0，和 4511 的一样，作为动态灭零端时 BI/RBO 端作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时 DCBA = 0000，输出全为 “0” ，显示器熄灭，不显示这个零。 区别于 4511 的还有第五引脚，7448 的第五引脚没有锁存功能，当 LT=1，RBI=1 时为译码，而 4511 的 LE 为锁存控制端，当 LE=1，锁存，译码器 输出保持在 LE=0 时的状态；当 LE=0，正常译码。 总结 7448 和 4511 的不同有如下几点：