数字电路答案第四章时序逻辑电路.doc

解：分析习题 4.3 图（a）所示的锁存器逻辑图，当锁存命令 CP=1，输入信号 D 被封 锁，锁存器的输出状态保持不变；当锁存命令 CP=0，锁存器输出，Q=D；当锁存DQ 命令 CP 出现上升沿，输入信号 D 被封锁。 根据上述分析，画出锁存器输出 Q 及的波形如习题 4.3 图（c）所示。Q 习题 4.4 习题图 4.4 是作用于某主从 JK 触发器 CP、J、K、 D及D端的信号波形 R S 图，试绘出 Q 端的波形图。 解：主从 JK 触发器的 D、D端为异步清零和复位端，且为低有效。只有当 R S 时，在 CP 下降沿的作用下，J、K 决定输出 Q 状态的变化。Q 端的波形如习1 DDSR 题 4.4 图所示。 习题 4.5 习题 4.5 图（a）是由一个主从 JK 触发器及三个非门构成的“冲息电路”， 习 题 4.5 图（b）是时钟 CP 的波形，假定触发器及各个门的平均延迟时间都是 10ns，试绘出 输出 F 的波形。 解：由习题 4.5 图（a）所示的电路连接可知：，。当1 DKJSFRD 时，在 CP 下降沿的作用下，且经过 10 ns，状态 Q 发生翻转，再经过 30ns，F 发生1DR 状态的改变，。时，经过 10ns，状态 Q=0。根据上述对电路功能的分析，得到QF 0 DR Q 和 F 的波形如习题 4.5 图（c）所示。 习题 4.6 习题 4.6 图（a）是一个 1 检出电路，图（b）是 CP 及 J 端的输入波形图，试 绘出 D端及 Q 端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意 R CP=1 时主触发器的存储作用） 。 习题 4.6 图 Q （a） （b） 1K 1J C1 Q 0 USE ieee.std_logic_1164.all; ENTITY xiti4_19 IS PORT (clk,reset : IN std_logic; x : IN std_logic; z : OUT std_logic); END xiti4_19; ARCHITECTURE be OF xiti4_19 IS TYPE fsm_st IS (s0, s1); -状态的枚举类型定义 SIGNAL current_state, next_state: fsm_st;-状态信号的定义 BEGIN reg: PROCESS (reset,clk) -时序进程 BEGIN IF reset = 1 THEN current_state -现态 s0 IF x = 1 THEN next_state -现态 s1 IF x= 0 THEN next_state -现态 s0，输入 1 个 1，状态转 s1，否则停在 s0 IF x = 0 THEN next_state -现态 s1，输入 2 个 1，状态转 s2，否则转 s0 IF x= 0 THEN next_state -现态 s2，输入 3 个或 3 个以上个 1，输出为 1 IF x= 0 THEN next_state=s0;z= 0; ELSIF x= 1 THEN next_state=s2;z= 1; END IF; END CASE; END PROCESS; END be; 习题 4.22 设计巴克码序列检测器。巴克码是一种具有尖锐的自相关性的编码，常用在 信息传输设备中作同步信号。有几种巴克码，1110010 序列码就是一种常用的巴克码，要 求采用 JK 触发器实现。 解：根据设计要求，电路应有一个巴克码输入信号 X 和一个检测输出信号 Z。 设电路的初态为 A，状态 B 表示有一个 1 输入，状态 C 表示 11 输入，状态 D 表示输 入 111，状态 E 表示输入 1110，状态 F 表示输入 11100，状态 G 表示输入 111001，状态 H 表示输入 1110010。 根据输入信号、输出信号、状态的定义以及题目的要求，得到状态转换表如习题 4.22 表（a）所示。 习题 4.22 表（a） 状态转换表 Sn X ABCDEFGH 0A/0A/0A/0E/0F/0A/0H/1A/0 1B/0C/0D/0D/0B/0G/0C/0B/0 分析状态转换表，状态 A、H 是等价状态对，合并状态用状态 A 表示，由此得到简化 状态转换表习题 4.22 表（b）所示。 习题 4.22 表（b） 简化状态转换表 Sn X ABCDEFG 0A/0A/0A/0E/0F/0A/0A/1 1B/0C/0D/0D/0B/0G/0C/0 用 3 位二进制编码 Q2Q1Q0的 7 种取值表示状态 AG，电路采用的编码方案不同，将 得到不同的设计结果，这里采用的编码定义如下： A=000、B=001、C=100、D=110、E=010、F=011、G=101。根据简化状态转换表作出全状 态转换表如习题 4.22 表表（c）所示。根据全状态转换表作出各激励信号卡诺图，如习题 4.22 图（a）所示，化简后，求激励方程和输出方程： 习题 4.22 表（c） 全状态转换表 输入现 态次 态激励信号输出 XQ2Q1Q0Q2Q1Q0J 2K 2J 1K 1J 0K0Z 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 (a) J1 Q2 Q1 Q0 01 0000 00 00 01 11 10 J2 Q2 Q1 Q0 01 111 00 00 01 11 10 K2 Q2 Q1 Q0 01 00 00 00 00 01 11 10 X XX 10 0 0110 11 10 000 11 10 10 0 11 K0 Q2 Q1 Q0 01 10 0 00 00 01 11 10 K1 Q2 Q1 Q0 01 01 00 00 00 01 11 10 J0 Q2 Q1 Q0 01 11 1 00 00 01 11 10 X XX 10 0 0 11 11 10 00 11 11 10 1 10 11 Q0 习题 4.22 图 Q2 Q0 CP RD (b) 1J FF0 1K C1 Q1 Q1 1J FF1 1K C1 Q2 1J FF2 1K C1 & 1 & X 1 & & 1 & 求输出方程： 012 QQQXZ 卡诺图化简，求触发器的驱动方程： 102120 201021 202 XQKQXQQJ QXQKQXQJ XKXQJ 最后，根据驱动方程和输出方程画出逻辑图如习题 4.22 图（b）所示。 习题 4.23 用观察法简化习题 4.23 表各状态转换表。 解：观察习题 4.23 表（a） ，状态 B、E 在 X=I 时，输出相同，次态交错；在 X=J 时， 输出和次态均一致，因此状态 B、E 为等价状态，合并后用状态 B 代表。状态 C 和 G 在相 同的输入条件下，输出和次态均相同，为等价状态，合并后用状态 C 表示。状态 A 和 F 在 输入 X=I 时，输出相同，次态为原态；在 X=J 时，输出及次态均相同，为等价状态，合并 后用状态 A 表示。经过上述简化，得到简化状态转换表如习题 4.23 表（c）所示。 习题 4.23 表（c） 简化状态转换表 X Sn IJ AA/0B /1 BB /1C /0 CA/1D/1 DA/0C/1 观察习题 4.23 表（b） ，状态 A、B 在对应的输入情况下输出均相同；当输入 X=I 时， 次态为 A、B，与各自现态相同；X=J 时，次态交错；X=K 时，次态为 E、F。状态 E、F 在对应的输入情况下输出均相同；在 X=I 时，次态为 A、B，状态 A、B 和状态 E、F 两对 状态循环；X=J 时，次态相同；X=K 时，次态与各自现态相同。状态 A、B 为等价状态， 合并后用状态 A 表示。状态 E、F 为等价状态，合并后用状态 E 表示。经过上述简化，得 到简化状态转换表如习题 4.23 表（d）所示。 习题 4.24 用隐含表简化习题 4.24 表（a）状态转换表。 习题 4.23 表（d） 简化状态转换表 X Sn IJK AA/0A /1E /1 CA /1D /0E /0 DE/0C/1A/0 EA/0D/1E/1 习题 4.24 表（b） 简化状态转换表 X Sn 01 习题 4.23 表（a）状态转换表 X Sn I J A B C D E F G A/0 E/1 A/1 F/0 B/1 F/0 A/1 E/1 C/0 D/1 G/1 C/0 E/1 D/1 Sn+1/Z 习题 4.23 表（b）状态转换表 X Sn IJK A B C D E F A/0 B/0 A/1 F/0 A/0 B/0 B/1 A/1 D/0 C/1 D/1 D/1 E/1 F/1 E/0 A/0 E/1 F/1 Sn+1/Z 习题 4.24 表（a） 状态转换表 X Sn 01 A B C D E F G H A/0 D/1 F/0 E/1 G/1 C/0 B/1 H/0 C/0 A/0 F/0 B/0 G/0 C/0 H/0 C/0 Sn+1/Z 解：分析已知状态转换表中所有的状态对，将比较结果填入隐含表如习题 4.24 图所示。 其中：表示状态不等价，表示状态等价，其余表示需要判断隐含条件。 分析习题图 4.24 可知，等价状态对有A，C、A，F、A，H、C，F、C，H和 F，H。根据等价的传递性，A，C，H，F是一个等价类，合并为一个状态，合并后用 A 表示；其余状态不等价，得到的简化状态转换表如习题 4.24 表（b）所示。 B C AF DE D AB DE E AG DG EG BG FAC G AH BD BH BE GH BG H HF CH ABCDEFG 习题 4.25 已知电路如习题 4.25 图（a）所示，若 CP 波形如图（b）所示，设触发器初 态为 0，试画出各触发器输出端 Q1、Q2和 Q3的波形。 A B D E G A/0 D/1 E/1 G/1 B/1 A/0 A/0 B/0 G/0 A/0 Sn+1/Z 习题 4.24 图 Q1 习题 4.25 图 （a） （b） 1T C1 Q2 1K 1J C1 Q1 CP Q2 1 CP Q3 R 1D C1 Q3 CP Q1 Q2 Q3 （c） 解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入端是否有边沿信 号，只有当触发器的时钟边沿有效时，该触发器才可能翻转，否则触发器将保持原状态不 变。 1. 列写各触发器的驱动方程和时钟方程 33 2 11 1 1 QD T KJ 1231 ,QCPCPCPCP 2. 求触发器的状态方程 3313 2212 1111 CPQQ CPQQ CPQQ nn nn nn )( )( )( 3. 画输出波形 分析状态方程，Q1在每个时钟信号 CP 的下降沿翻转，Q2在每个 Q1的下降沿翻转， Q3在每个时钟信号 CP 的下降沿翻转，画出 Q1、Q2和 Q3的波形，如习题 4.25 图（c）所 示。 习题 4.26 已知电路如习题 4.26 图（a）所示，各触发器初态为 0，CP 及 A 的波形如图 （b）所示，试画出各触发器输出端 B、C 的波形。 解：1. 列写各触发器的驱动方程和时钟方程 A 习题 4.26 图 Q0 （a） A C 1D C1 R CP Q1 1D C1 B CP （b） CP A （c） B C 0100 ,QDQD CPCPACP 10 , 2. 求触发器的状态方程 1011 0n010 CPQQ CPQQ nn n )( )( 状态方程表明：Q0在每个 A 信号的下降沿翻转；Q1在每个 CP 信号的下降沿接受 Q0 信号。 另外还应注意清零信号的连接：。当变为 0 时，清零信号有效，Q0状态 1 0QR 1 Q 被清零。 3. 求输出方程 10 ,QCQB 4. 画输出波形 画输出波形如习题 4.26 图（c）所示。 习题 4.27 已知电路如习题 4.27 图（a）所示，各触发器初态为 0，试画出在连续七个 时钟脉冲 CP 作用下输出端 Q1、Q2和 Z 的波形，分析输出 Z 与时钟脉冲 CP 的关系。 解：1. 列写各触发器的驱动方程 1221 ,QDQD 2. 求触发器的状态方程 nn nn QQ QQ 112 211 Q1变为 0 时，清零信号有效，Q2状态被清零。 1 21,1QRR 3. 求输出方程 1 QCPZ 4. 画输出波形 画输出波形如习题 4.27 图（b）所示。 结论：Z 是 CP 的 3 分频信号，Z 的正脉冲宽度与 CP 相同。 习题 4.28 作 0010 序列检测器的状态转换图，并求出最简状态转换表。序列码可以重 叠。如： 输入：X1001001000010010 输出：Z0000100100001001 解：根据设计要求，电路应有一个序列信号输入端 X 和一个序列信号检测输出端 Z。 设