长江大学11级录井数电复习资料.ppt

2019/7/14,1,数字电子技术课程复习,文汉云 计算机科学院 2013年6月27日,2019/7/14,2,题型介绍,一、填空题(1分20空=20分） 二、选择题（2分5题=10分） 三、简答题（5分4题=20分） 四、分析题(组合12分+时序13分=25分） 五、设计题（组合10分+时序15分=25分）,2019/7/14,3,方法一：代数化简法（教材P13） 基本公式，常用公式，三个规则 依赖于对公式的熟练 方法二：卡诺图化简法 卡诺圈的画法2N个最小项 充分利用无关项,一、逻辑函数化简,2019/7/14,4,1. 用卡诺图法化简：,一、逻辑函数化简,2019/7/14,5,（2）化简函数,一、逻辑函数化简,若要求此函数的反函数和对偶式，如何求？,2019/7/14,6,（3）化简,F3=,F4=,F3答案,F4答案,2019/7/14,7,F3= BC,返回,2019/7/14,8,F4=,2019/7/14,9,二、简答题,1、教材P113-114：加法器的VHDL语言描述,如果是三态门应该如何描述？,请参考教材P76，【例3-2】,2019/7/14,10,2、试画出维持阻塞（负边沿触发）D触发器在下图所示波形作用下的Q端波形。触发器初始状态为0。,2019/7/14,11,解：,如果是JK触发器？参考教材P144-145【例5-3】,2019/7/14,12,3、试用74LS138实现逻辑函数。,以教材P103【例4-5】为例。,如果是要求用74LS151实现逻辑函数，参阅教材P121【例4-8】。,2019/7/14,13,所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。,分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。,四、组合电路的分析与设计,2019/7/14,14,组合逻辑电路的设计方法,组合逻辑电路的设计步骤： (1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，并化简； (4)画逻辑电路图。,与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。,返回,2019/7/14,15,1.分析所示电路，其中X为控制端，F为输出，分析此电路逻辑功能,四、组合电路的分析与设计,2019/7/14,16,解:（1）由图写出函数F的表达式并化简如下： （2）列真值表 （3）功能描述如下： X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。,四、组合电路的分析与设计,2019/7/14,17,2. 设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现 F=AB，请用74LS138 和必要的门电路实现。,四、组合电路的分析与设计,2019/7/14,18,解：解： (1) 真值表见右表 (2) 卡诺图自己画 (3) 写出函数式 (4) 画电路图,四、组合电路的分析与设计,2019/7/14,19,如果用74LS151实现，请自己画出图来！,四、组合电路的分析与设计,2019/7/14,20,3. 使用七段集成显示译码器74LS48和数码管组成一个6位数字的译码显示电路，要求将003.470显示成3.47，各片74LS48的控制端应如何处理？（1）写出设计思路；（2）在下面的图上画出连线图。（注：不考虑小数点的显示）,2019/7/14,21,8421BCD码,2019/7/14,22,解题思路： 本题的知识要点是RBO=RBI+A3+A2+A1+A0，即当RBI=0，同时A3A0全为0时，显示译码器74LS48实现灭零，同时RBO也为0。因此，要实现非有效数字灭零，可将前级的RBO作为本级的RBI，本级的RBO作为下级的RBI，同时从整数和小数向小数点处连接，如此，非有效数将实现灭零，直到某一片74LS48输入不全为0，则下一级RBI0，不灭零。,参见教材P104【表4-8】,2019/7/14,23,实际工程中，当整数部分和小数部分都为零，即0.0时，为了不黑屏，常常将最低位的整数显示为“0”，此时要将最低位整数的RBI接高电平,2019/7/14,24,五、时序电路的分析与设计,时序逻辑电路的分析：根据已经给定的逻辑电路图，找出在输入信号和时钟信号作用下电路状态和电路输出的变化规律，从而得到电路的逻辑功能。 基于触发器的时序逻辑电路的分析步骤： （1） 分析电路组成，写出三个向量函数（驱动方程、时钟方程和输出方程）。 （2） 求每个触发器的状态方程。 （3） 列状态转换真值表，画状态转换图。 （4） 分析确定逻辑功能。,2019/7/14,25,分析过程示意图如下,给定电路,写时钟方程,输出方程,驱动方程,状态方程,特性方程,计算,CP触发沿,状态表,时序图,状态图,概括逻辑功能,2019/7/14,26,1、试分析图如下电路是几进制计数器，画出各触发器输出端的波形图 ，设初始状态为0。,五、时序电路的分析与设计,2019/7/14,27,解：五进制计数器,重点弄清教材P163【例6-1】,五、时序电路的分析与设计,2019/7/14,28,2. 分析以下时序电路，要求：（1）写出电路的驱动方程、输出方程和状态方程，画出其状态表；（2）设电路的初始状态为1，画出在X和CP作用下的Q和Z端的波形图。,2019/7/14,29,解：驱动方程：D=XQn， 输出方程：Z=X+Qn,由D型触发器的特征方程Qn+1=D可得其状态方程， Qn+1=D=XQn,2019/7/14,30,2019/7/14,31,Z=X+Qn Qn+1=XQn,2019/7/14,32,基于触发器的时序逻辑电路设计,设计是分析的逆过程，按照给出的具体逻辑问题，设计实现这一逻辑功能的逻辑电路。 采用触发器设计时序逻辑电路的一般步骤：,画原始状态转换图或状态转换表 状态化简 确定触发器的数目、类型、状态分配（状态编码）根据2nM2n-1 ，确定触发器的数目 求出驱动方程和输出方程 按照驱动方程和输出方程画出逻辑图。 检查所设计的电路能否自启动,2019/7/14,33,1、试用74161设计一个同步十进制计数器，要求采用两种不同的方法。,2019/7/14,34,第一种方案：设从 Q 3 Q 2 Q 1 Q 0 0000 状态开始计数，取 D 3 D 2 D 1 D 0 =0000 。 采用置数控制端获得 N 进制计数器一般都从 0 开始计数。写出 S N-1 的二进制代码为S N-1 S 10-1 S 9 1001 写出反馈归零（置数）函数。 由于计数器从 0 开始计数，应写反馈归零函数,2019/7/14,35,画图,2019/7/14,36,第二种方案：利用后 10 个状态 0110 1111 ，取 D 3 D 2 D 1 D 0 0110 ，反馈置数信号从进位输出端 CO 取得。取状态 S15=1111 ，此时正好 CO=1 ，经非门， 可取代与非门。,2019/7/14,37,如果利用CR端清零如何实现？,2019/7/14,38,2.使用74LS161和74LS138及适当的逻辑门设计一个控制电路。要求红、绿、黄3种颜色的灯在时钟信