计算机组实验_第1页
计算机组实验_第2页
计算机组实验_第3页
计算机组实验_第4页
计算机组实验_第5页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、计算机组实验3.2 实验二 32 位桶形移位器设计实验3.2.1 实验目的1、学习掌握桶形移位器的工作原理。2、掌握桶形移位器的设计。3.2.2 实验1、装有 Quartus II 的计算机一台。2、Altera DE2-70 开发板或 Altera DE2-115 开发板一块。3.2.3 实验电路框图与电路原理图MIPS32 位 CPU 桶形移位的电路框图及电路原理图因 MIPS32 位 CPU 的桶型移位器图太大，这里给出一个 MIPS32 位 CPU中桶型移位器的电路方框图。如图 3.2.3.1。同时给出一个原理相同的 8 位桶型移位器参考电路原理图。如图 3.2.3.2 所示。图 3.

2、2.3.11计算机组实验图 3.2.3.32计算机组实验ARM32 位 CPU 中桶形移位的方框图及电路原理图因 ARM32 位 CPU 中的桶型移位器（方框图如图 3.2.3.4）设计有一定难度， 在这里给出一个不 ARM32 位 CPU 中桶型移位器原理相同的 8 位的桶型移位器的参考电路原理图 3.2.3.5。图 3.2.3.43计算机组实验图 3.2.3.54计算机组实验3.2.4 实验任务1、用 Verilog HDL 语言或 VHDL 语言来编写，实现 MIPS32 位 CPU 中的桶形移位器。并在 Quartus II 上实现模拟。2、用 Verilog HDL 语言或 VHDL

3、 语言来编写，在 Altera DE2-70 开发板或 Altera DE2-115 开发板上实现一个 8 位的桶形移位器（如图 3.2.4.1）。不 MIPS32 位 CPU 中的桶形移位器原理相同，使其能够正常工作。3、用 Verilog HDL 语言或 VHDL 语言来编写，实现 ARM32 位 CPU 中的桶形移位器。并在 Quartus II 上实现模拟。图 3.2.4.13.2.5 实验步骤：略（要求实验者写出）3.2.6 实验报告的要求：认真实验数据，并在实验报告中要将以上实验的数据进行分析不总结。对实验中所遇到的，以及如何解决要给予说明。3.2.7 思考题：1、说明桶形移位器不普通移位寄存器各自有什么特点？3.2.8 ARM 体系结构中的移位方式有以下几种：5计算机组实验LSL: 逻辑左移（Logical Shift Left），寄存器中字的低端空的位补 0LSR: 逻辑右移（Logical Shift Right），寄存器中字的高端空的位补 0ASR: 算术右移（Arithmetic Shift Right），移位过程中保持符号位丌变，即如源操作数为正数，则字的高端空出的位补 0，否则补 1ROR: 循环右移（Rotate Right），由字的低端移出的位填入字的高端空出的位RRX 带扩展的循环右移（Rotate Right Extended b

人人文库> 全部分类> 应用文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论