计算机组成原理 第三章 系统总线

第３章系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制教学内容重点：有关总线的基本概念如何克服总线的瓶颈如何对总线进行管理，包括判优控制和通信控制难点：

总线的通信控制，既要解决通信双方如何获知传输的开始和结束，又要使通信双方按规定的协议互相协调来完成通信任务。

3.1总线的基本概念一、为什么要用总线？二、什么是总线？三、总线上信息的传送总线是连接各个部件的信息传输线，是各个部件共享的传输介质。串行并行随着计算机的发展，应用领域的不断扩大，I/O设备的种类和数量也越来越多。人们希望随时增添或减撤设备，用分散连接简直是一筹莫展，由此出现了总线连接。注意：某一个时刻，只允许一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。四、总线结构的计算机举例（P42）1.面向CPU的双总线结构框图

中央处理器CPUI/O总线M总线主存

I/O接口

I/O设备1

I/O设备2……I/O接口I/O接口

I/O设备n特点：便于增减外设，但I/O设备与主存交换信息时仍要占用CPU，影响CPU工作效率。单总线（系统总线）2.单总线结构框图CPU

主存

I/O接口

I/O设备1

I/O

设备2

I/O接口…

I/O

设备nI/O接口…特点：I/O设备与主存交换信息时，原则上不影响CPU的工作，CPU仍可继续处理不访问主存或I/O设备的操作，CPU效率有所提高，但某一时刻各部件都要占用总线时，就会冲突。要设总线判优逻辑，影响整机的速度。3.以存储器为中心的双总线结构框图系统总线

主存CPUI/O接口

I/O

设备1…

I/O

设备nI/O接口…存储总线现代计算机大多数采用此总线结构特点：保留了I/O设备与存储器交换信息时不经过CPU特点，因为增加了快速的存储总线，提高了传输效率，减轻了系统总线的负担。一.按数据传送方式并行传输总线、串行传输总线二.按总线使用范围划分计算机（包括外设）总线、测控总线、网络通信总线等三.按连接部件不同划分

3.2总线的分类1.片内总线2.系统总线芯片内部

的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间

的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求CPU芯片内部、Register－Register、R－ALUCPU、主存、I/O设备之间（板级总线或板间总线）3.通信总线串行通信总线并行通信总线传输方式

用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信。注意：由低位向高位逐位传送。特点：串行－远距离，代价低（或借助电话网），并行－近距离（<30m）,代价高。3.3总线特性及性能指标CPU

插板主存

插板I/O

插板一、总线物理实现BUS主板由许多导线直接印刷在电路板上，延伸到各个部件1.机械特性2.电气特性3.功能特性4.时间特性二、总线特性尺寸、形状、管脚数及排列顺序传输方向

和有效的电平范围每根传输线的功能信号的时序

关系地址数据控制确保电气上正确连接保证机械上可靠连接保证正确连接不同部件三、总线的性能指标（P46）1.总线宽度2.标准传输率3.时钟同步/异步4.总线复用5.信号线数6.总线控制方式7.其他指标数据线的根数每秒传输的最大字节数（MBps）总线上的数据与时钟是同步、还是不同步。一条信息线上分时传送两种信息。如：地址线

与数据线

复用地址线、数据线和控制线三种总线数的总和负载能力并发、自动、仲裁、逻辑、计数P47表3.1几种流行的微型计算机总线性能总线带宽（又称总线的数据传输速率）

单位时间内总线上传输数据的位数，通常以每秒传输信息的字节数来衡量，单位：MBps(兆字节每秒)。例：总线工作频率为33MHz,总线宽度32位则总线带宽为33(328）=132MBps(1/33M:32/8B=1s:xx=132MBps)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模块系统总线标准

四、总线标准系统模块标准界面为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，实现可移化，便于维护等，人们开始研究如何使总线建立标准，在总线的统一标准下，完成系统设计，模块制作。这样，系统、模块、设备与总线之间不适应、不通用及不匹配的问题就迎刃而解了。通用接口：按总线标准设计的接口。总线标准：国标上公布或推荐的互联的各个模块的标准，各种不同模块组成的计算机系统时必须遵守的规范。

总线标准可视为系统与各模块、模块与模块之间的一个互连的标准界面。总线标准数据线总线时钟带宽ISA168MHz（独立）33MBpsEISA328MHz（独立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（独立）64MHz（独立）132MBps528MBpsAGP3266.7MHz（独立）133MHz（独立）266MBps533MBpsRS-232串行通信总线标准数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口USB串行接口总线标准普通无屏蔽双绞线带屏蔽双绞线最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)

几种流行的总线标准支持即插即用注意：总线标准英文单词全称拼写！！！***PCIExpress***

PCIExpress是新一代的总线接口。早在2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命名为PCIExpress。它采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。（PCIExpress插槽（黄和绿色）

）3.4总线结构(P52)一、单总线结构单总线（系统总线）CPU

主存I/O接口

I/O

设备1

I/O

设备2I/O接口…

I/O

设备nI/O接口…1.双总线结构具有特殊功能的处理器，由通道对I/O统一管理通道I/O接口

设备n

……I/O接口

设备0

CPU主存主存总线I/O总线二、多总线结构特点：CPU把一部分功能下放给通道，另外，将速度较低的I/O设备从单总线上分离出来。2.三总线结构主存总线DMA总线I/O总线CPU

主存设备1设备n高速外设I/O接口I/O接口I/O接口……注意：任何时刻只能使用一种总线，主存总线与DMA总线不能同时对主存进行存取，I/O总线只有在CPU执行I/O指令时才能用到。3.三总线结构的另一种形式局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4.四总线结构多媒体Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥1.传统微型机总线结构三、总线结构举例存储器SCSIⅡ控制器主存控制器ISA、EISA

8MHz的16位数据通路标准总线控制器33MHz的32位数据通路系统总线多媒体高速局域网高性能图形CPU……Modem2.VL-BUS局部总线结构33MHz的32位数据通路系统总线ISA、EISA多媒体高速局域网高性能图形图文传真8MHz的16位数据通路标准总线

控制器CPU主存控制器存储器局部总线

控制器

SCSIⅡ控制器VLBUS……Modem3.PCI总线结构CPU多媒体PCI桥高速局域网高性能图形图文传真PCI总线系统总线33MHz的32位数据通路8MHz的16位数据通路ISA、EISA标准总线

控制器SCSIⅡ

控制器存储器Modem4.多层PCI总线结构PCI总线2存储器桥0桥4PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线

标准总线CPU3.5总线控制(P57)一、总线判优控制

总线判优控制分布式集中式主设备(模块)对总线有

控制权

从设备(模块)响应

从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式

由于总线上连接着多个部件，什么时候由哪个部件发送信息，如何给信息传送定时，如何防止信息丢失，如何避免多个部件同时发送、如何规定接收信息的部件等一系列问题都需要由总线控制器统一管理。它主要包括判优控制和通信控制。2.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

－总线忙BR－总线请求BG－总线同意I/O接口1特点：离总线控制部件最近的设备具有最高的优先级。只需很少几根线（3根）就按一定优先次序实现总线控制，且易扩充设备，但对电路敏感，且优先级低的设备可能很难获得请求。0BS

－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口1

计数器设备地址1特点：当某个请求占用总线的设备地址与计数值一致时，便获得总线使用权，此时终止计数查询。特点：优先次序可以改变（可由程序设置初始的计数值），电路故障不如链式查询方式敏感，但增加的控制线（设备地址线），控制较复杂（log2n根）。排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求特点：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多（2n根），总线控制复杂。二、总线通信控制1.目的2.总线传输周期（总线周期：完成一次总线操作的时间）主模块申请，总线仲裁决定主模块向从模块给出地址

和命令主模块和从模块交换数据主模块撤消有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方如何获知传输开始和结束，如何协调配合问题由统一时标

控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信

半同步通信

分离式通信

3.总线通信的四种方式采用应答方式

，没有公共时钟标准同步、异步结合

读命令(1)同步式数据输入T1总线传输周期T2T3T4

时钟

地址数据外设->CPU传输数据数据同步式数据输出T1总线传输周期T2T3T4

时钟

地址

写命令CPU传输数据->外设同步通信的优、缺点优点：规定明确、统一，模块间的配合简单一致。缺点：主、从模块时间配合属于强制性“同步”，必须按最慢的部件来设置公共时钟，严重影响了总线的工作效率，设计带来局限性，缺乏灵活性。(P61)例3.1假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？

解：(1)根据总线时钟频率为100MHz，得1个时钟周期为1/100MHz=0.01μs总线传输周期为0.01μs×4=0.04μs由于总线的宽度为32位=4B（字节）故总线的数据传输率为4B/（0.04μs）=100MBps

(1/100M*4:32/8Ｂ＝１s:xx=100MBps)(2)若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。不互锁半互锁全互锁(2)异步通信主设备从设备请求回答异步通信中的相关概念异步通信：可用于并行或串行传送。异步并行：使用“Ready”和“Strobe”联络信号。异步串行：没有同步时钟，也不需要在数据传送过程中传送同步信号。为了确认被传送的字符，约定字符格式为：

1个起始位（低电平），5－8个数据位，1个奇偶校验位、1或1.5或2个终止位（高电平）传送时起始位后面紧跟要传送字符的最低位，每个字符结束是一个高电平的终止位。起始位至终止位构成1帧。两帧之间的间隔可以是任意长度的。异步串行通信的数据传输速率用波特率来衡量。波特率：单位时间内传送二进制数据的位数，用bps(位/秒)表示，记作波特。P62例3.2在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇校验位，1个终止位，试计算波特率。

解：根据题目给出的字符格式，一帧包含1+7+1+1=10位故波特率为（1+7+1+1）×120=1200bps=1200波特例3.3画图说明用异步串行传输方式发送8位二进制数据（十六进制表示为95H）。要求字符格式为：1位起始位，8位数据位，1位偶校验位，1位终止位。解：异步串行传送在起始位之后传输的是数据位的最低位（95H的最低位D0=1），而且数据位的最高位（95H的最高位D7=1）传输之后传输校验位，最后是终止位。数据95H的偶校验位为0，其波形图如P63图3.20所示。例3.4在异步串行传输系统中，若字符格式为：1位起始位，8位数据位，1位奇校验位，1位终止位，假设波特率为1200bps，求这时的比特率。

解：根据题目给出的字符格式，有效数据位为8位，而传送一个字符需:1+8+1+1=11