DAC-ADC模数及数模转换器的发展综述

DAC_ADC模数及数模转换器的开展综述1概述随着数字技术，特别是计算机技术的飞速开展普及，在现代控制、通讯及检测领域中，对信号的处理广泛采用了数字计算机技术。由于系统的实际处理对象往往都是一些模拟量〔如温度、压力、位移、图像等〕，要使计算机或数字仪表能识别和处理这些信号，必须首先将这些模拟信号转换成数字信号；而经计算机分析、处理后输出的数字量往往也需要将其转换成为相应的模拟信号才能为执行机构所接收。这样，就需要一种能在模拟信号与数字信号之间起桥梁作用的电路——模数转换电路或数模转换电路。能将模拟信号转换成数字信号的电路，称为模数转换器〔简称ADC转换器〕；而将能反数字信号转换成模拟信号的电路称为数模转换器〔简称DAC转换器〕，ADC转换器和DAC转换器已经成为计算机系统中不可缺少的接口电路。2数模转换电路2.1数模转换电路原理数字量是用代码按数位组合起来表示的，对于有权码，每位代码都有一定的权。为了将数字量转换成模拟量，必须将每1位的代码按其权的大小转换成相应的模拟量，然后将这些模拟量相加，即可得到与数字量成正比的总模拟量，从而实现了数字—模拟转换。这就是构成DAC转换器的根本思路。2.2数模转换电路的主要性能指标DAC转换器的主要性能指标有：转换速度、转换精度、抗干扰能力等。在选用D/A转换器时，一般应根据上述几个性能指标综合进行考虑。2.3二进制加权架构从概念上讲，最简单的DAC采用的是二进制加权架构，在该架构中，将n个二进制加权元件〔电流源、电阻器或电容器〕进行组合以提供一个模拟输出〔n=DAC分辨率〕。这种架构虽然最大限度地减少了数字编码电路，但MSB和LSB加权之间的差异却随着分辨率的增加而增大，从而使得元件的精确匹配变得很困难。采用该架构的高分辨率DAC不仅难以制造，而且还对失配误差很敏感。2.4开尔文〔Kelvin〕分压器架构开尔文分压器架构由2的n次方个等值电阻器组成，与二进制加权法相比，这种架构简化了匹配处理〔见图1〕。电阻器具有相等的阻值，因此必须对输入进行编码。输出是通过对2的n次方个开关中的一个进行解码以便将其接入电阻器串的某一特定位置的方法来决定的。该架构的优点是其所具有的完全单调、电压输出和低干扰〔因为在每个代码变换过程中只有两个开关处于操作状态〕特性。如果所有的电阻器都具有相同的阻值，它还将是线性的。一种相关的电流输出架构采用2的n次方个并联于一个基准电压与虚拟地之间的电流源。这种架构的主要缺点是它需要大量的电阻器和电流源。对于8位以上的分辨率，该架构在外形尺寸和匹配方面的劣势令人望而却步。不过，虽然不适用于较高的分辨率，但此类被称为“全解码型〞的架构常被用作更加复杂的“分段式〞DAC的积木式部件。2.5分段式DAC分段式架构可被用于电流输出和电压输出DAC。可以对开尔文分压器电路中的解码电阻器两端的电压做进一步的细分以构成一个电压分段式DAC。这种电压的细分能够通过增设第二个开尔文分压器电路〔在这种场合，该架构被称为开尔文-华莱分压器〕或采用一种不同的架构来实现〔见图2〕。只要每个单独的分段是单调的，那么整个DAC的输出都将保持单调。由于单独的分段具有较低的分辨率，所以容易实现单调性。分段式架构所带来的额外好处是所需电阻器数量的减少〔对于给定的分辨率而言〕以及硅片尺寸的压缩。因此，对高分辨率DAC进行分段是司空见惯的做法。其总体线性度仍然由电阻器匹配来决定。2.6R-2R型电阻网络架构DACR-2R型〔即梯形网络〕架构简化了电阻器匹配要求，因为当转换系数为2:1时只需要两个电阻器值。R-2R型架构可被用作一个电压模式或电流模式DAC。R-2R型电阻网络DAC由于只用R和2R两种阻值的电阻，克服了二进制权电阻DAC阻值范围宽的缺点。2.6.1电流模式大多数R-2R电流模式架构基于图3a所示的电路。一个外部基准被施加于Vref引脚。R-2R梯形网络将输入电流分割成二进制加权电流。根据数字输入的不同将这些电流导引至节点1或节点2。电流输出节点通常与一个被配置为电流-电压转换器的运算放大器相连。出于匹配的原因，运算放大器反应电阻器常常被集成在DAC芯片上。开关始终处于地电位，而且，其额定电压并不影响基准额定电压。如果开关被设计成能够在两个方向上传输电流，那么可将一个AC信号用作基准，从而形成一个复用DAC。Vref的输入阻抗是恒定的，且与R相等。该架构的缺点是由运算放大器所引起的反相以及复杂的运算放大器稳定性问题，其原因是DAC输出阻抗会随数字输入的变化而变化。由于开关直接与输出相连，因此电流模式操作还会导致更加严重的干扰。2.6.2电压模式电压模式R-2R型DAC在Vref与地之间对电阻器进行开关操作。基准电压被施加在节点1上。梯形网络上的每一级提供一个二进制记数值，输出在梯形网络的末端以累积电压的形式获得〔见图3b〕。输出电压具有恒定的阻抗，从而简化了放大器的稳定处理。一个正基准电压将提供一个正输出，因而使单电源操作成为可能。最大限度地减轻了由开关电容所产生的干扰。缺点是基准输入阻抗的变化范围很宽，因此必须采用一个低阻抗基准。同样，开关的工作电压在地电位至Vref之间，从而限制了基准的容许范围。对于高分辨率DAC，常见的做法是将一个R-2R梯形网络架构与一个全解码型DAC组合在一个分段式架构中。比方，16位分辨率的AD7564就是最先采用全解码型4位电阻器串与12位R-2R型架构相组合的DAC之一。65536级输出电平被分成16组〔每组4096级〕。4位处理局部的单调性是由设计来提供保证的，因此12位R-2R型DAC决定了总体单调性。与全16位DAC相比，匹配和修整都要容易得多。分段式架构减少了电阻器总数并简化了高分辨率DAC的修整。2.7Σ-Δ型架构Σ-Δ型架构可被用于那些优先考虑线性度〔而不是带宽〕的DAC〔比方音频DAC〕。该架构由一个数字内插滤波器、Σ-Δ调制器和一个1位DAC所组成〔见图4〕。内插滤波器接受一个低速率的输入数据流，并通过插入零值来增加某一特定时间段内的总字数，从而提高了DAC的取样率。滤波器通过内插处理向插入字分配数值，以便将输出频谱中的噪声集中在高频段。这具有将噪声从频带中排出的作用，从而到达降低带内噪声和提高分辨率的目的。调制器起一个信号低通滤波器的作用，它将信号转换成一个被馈入1位DAC中的高速位流。根据位流中“1〞和“0〞的平均数量的不同，DAC输出将位于正基准电压与负基准电压之间变化。可由1位DAC〔从理论上讲它具有完美的线性〕获得非常高的线性度。转换器的一个主要局部采用数字电路，因而能够保持较小的芯片面积和较低的功耗。2.8制造工艺架构并非影响DAC性能的唯一因素。DAC是由开关、电阻器、放大器和逻辑器件组合而成的。双极型工艺非常适合于制造低噪声稳定放大器和基准，但需要很大的电路板面积用以布设逻辑器件和开关。这往往会增加硅片尺寸和本钱，但常常又是实现高性能DAC所必需采用的制造工艺。CMOS工艺那么是制造高密度低功耗逻辑器件和开关的理想选择，但不太适用于放大器。对于要求低功耗和小外形封装的DAC来说，CMOS工艺往往是优选方案。3模数转换电路3.1模数转换技术模数转换包括采样、保持、量化和编码四个过程。采样就是将一个连续变化的信号x(t)转换成时间上离散的采样信号x(n)。根据奈奎斯特采样定理，对于采样信号x(t)，如果采样频率fs大于或等于2fmax(fmax为x(t)最高频率成分)，那么可以无失真地重建恢复原始信号x(t)。实际上，由于模数转换器器件的非线性失真，量化噪声及接收机噪声等因素的影响，采样速率一般取fs=2.5fmax。通常采样脉冲的宽度是很短的，故采样输出是断结的窄脉冲。要反一个采样输出信号数字化，需要将采样输出所得的瞬时模拟信号保持一段时间，这就是保持过程。量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号，量化的主要问题就是量化误差。假设噪声信号在量化电平中是均匀分布的，那么量化噪声均方值与量化间隔和模数转换器的输入阻抗值有关。编码是将量化后的信号编码成二进制代码输出。这些过程有些是合并进行的，例如，采样和保持就利用一个电路连续完成，量化和编码也是在转换过程同时实现的，且所用时间又是保持时间的一局部。实现这些过程的技术有很多，从早在上世纪70年代就出现的积分型到最新的流水线模数转换技术，种类繁多。由于原理的不同，决定了它们性能特点的差异。在ADC转换中，因为输入的模拟信号在时间上是连续量，而输出的数字信号代码是离散量，所以进行转换时必须在一系列选定的瞬间〔亦即时间坐标轴上的一些规定点上〕对输入的模拟信号取样，然后再把这些取样值转换为输出的数字量。因此，一般的ADC转换过程是通过取样、保持、量化和编码这四个步骤完成的。取样定理：为了正确无误地用取样信号表示模拟信号，必须满足取样频率至少大于2倍信号的最大频率。因为每次把取样电压转换为相应的数字量都需要一定的时间，所以在每次取样以后，必须把取样电压保持一段时间。可见，进行ADC转换时所用的输入电压，实际上是每次取样结束时的信号值。量化和编码我们知道，数字信号不仅在时间上是离散的，而且在数值上的变化也不是连续的。这就是说，任何一个数字量的大小，都是以某个最小数量单位的整倍数来表示的。因此，在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转换过程就叫做量化。所规定的最小数量单位叫做量化单位，用△表示。显然，数字信号最低有效位中的1表示的数量大小，就等于△。把量化的数值用二进制代码表示，称为编码。这个二进制代码就是ADC转换的输出信号。既然模拟电压是连续的，那么它就不一定能被△整除，因而不可防止的会引入误差，我们把这种误差称为量化误差。在把模拟信号划分为不同的量化等级时，用不同的划分方法可以得到不同的量化误差。模数转换技术是现实各种模拟信号通向数字世界的桥梁，作为将模拟信号转换成数字信号的模数转换技术主要有以下几种。逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于播送卫星中的基带解调等方面。∑-Δ型ADC主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。下面对各种类型的ADC作简要介绍。3.2模数转换电路的主要技术指标〔1〕、转换时间：完成一次A／D转换所需时间。〔2〕、分解度：分解度又称分辨率，是指输出数字量最低有效位为1所需的模拟电压输入值。〔3〕、精度：指产生一个给定数字量所需模拟电压的理想值与实际值之间的误差。〔4〕、输入模拟电压范围：指ADC允许输入的电压范围。3.3积分型转换积分型ADC又称为双斜率或多斜率ADC，在低速、高精度测量领域有着广泛的应用，特别是在数字仪表领域。它由1个带有输入切换开关的模拟积分器、1个比拟器和1个计数单元构成，通过积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现ADC转换。积分型模数转换技术有单积分和双积分两种转换方式。单积分模数转换的工作原理是将被转换的电信号先变成一段时间间隔，然后再对时间间隔记数，从而间接把模拟量转换成数字量的一种模数转换方法，它的主要缺陷是转换精度不高，主要受到斜坡电压发生器、比拟器精度以及时钟脉冲稳定型的影响。为了提高积分型转换器在同样条件下的转换精度，可采用双积分型转换方式。双积分ADC主要由积分器、比拟器、计数器和控制逻辑组成。整个转换过程需要两次积分完成。第一次积分为采样阶段，积分器接被转换模拟电压并进行积分，积分时间t1是固定的，t1=2nTc。第二次积分时，积分器接固定值的参考电压。由于参考电压与被转换电压的极性相反，所以第二次积分与第一次积分方向相反。当t=t2时刻积分器输出为0，计数器停止计数，转换过程结束。由于第二次积分曲线的斜率是固定的，所以t2—t1(第二次积分时间)与t1时刻积分器的输出电压成正比，即t2—t1与被转换电压成正比。第二次积分时间t2—t1转换成脉冲个数即为被转换成的数字量。双积分ADC有较强的抗干扰能力，工作性能稳定，电阻、电容这些元器件参数即使发生变化，只要在转换过程中不发生变化，对转换精度都没有影响。双积分ADC的缺点是工作速度慢，双积分型转换器通过对模拟输入信号的两次积分，局部抵消了由于斜坡发生器所产生的误差，提高了转换精度。积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。双积分型转换方式的特点表现在：精度较高，可以到达22位。由于积分型转换器输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。能够抑制高频噪声和固定的低频干扰〔如50Hz或60Hz〕，适合在嘈杂的工业环境中使用。但是，它的转换速度太慢，转换精度随转换速率的增加而降低，每秒100～300次〔SPS〕对应的转换精度为12位。所以这种转换方式主要应用在低速高精度的转换领域。积分型转换器ADC主要应用于低速、精密测量等领域，如数字电压表。优点：分辨率高，可达22位；功耗低、本钱低。缺点：转换速率低，转换速率在12位时为100～300SPS。3.4逐次逼近型转换逐次逼近型转换方式在当今的模数转换领域有着广泛的应用，它包括1个比拟器、1个数模转换器、1个逐次逼近存放器〔SAR〕、1个逻辑控制单元和时钟，按照二分搜索法的原理，类似于天平称物的一种模数转换过程。也就是将需要进行转换的模拟信号与的不同的参考电压进行屡次比拟，在逻辑控制单元的控制下，1个时钟周期完成1位转换，使转换后的数字量在数值上逐次逼近输入模拟量的对应值。N位转换需要N个时钟周期，转换完成后输出二进制数。逐次逼近型ADC中的数模转换器目前主要有R_2R电阻式逐次逼近型数模转换器、二进制加权电容式逐次逼近型数模转换器，电容式逐次逼近型ADC中的数模转换器由N个按照二进制加权排列的电容和一个“空LSB〞电容组成的阵列，每个与数据位相对应的电容应该精确地是下一个较小电容的两倍。在高分辨率ADC〕如16位ADC〕中，这会导致过宽的数值范围，以致无法用经济、可行的尺寸实现。逐次逼近型ADC采样速率受限于：A．数模转换器DAC的建立时间，在这段时间内必须稳定在整个转换器的分辨率以内〔如1/2LSB〕；B．比拟器，必须在规定的时间内能够分辨VIN与VDAC的微小差异；C．逻辑开销。逐次逼近型ADC的线性也受限于数模转换器DAC线性指标的限制，因此，分辩率高于12位的逐次逼近型ADC常常需要调理或校准，以改善其线性指标，这主要是受元件固有的匹配度所限。虽然这在某种程度上取决于处理工艺和设计，但在实际的DAC设计中，元件的匹配度将线性指标限制在12位左右。逐次逼近型转换方式的特点是：原理简单，便于实现，不存在延迟问题，转换速度较高，可以到达100万次/秒〔MPSP〕；在低于12位分辨率的情况下，电路实现上较其他转换方式本钱低；转换时间确定。但这种转换方式需要数模转换电路，由于高精度的数模转换电路需要较高的电阻或电容匹配网络，故精度不会很高。逐次逼近型转换方式的ADC的分辨率和采样速率是相互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。逐次逼近型ADC的另一个特点是功耗随采样速率而改变，这一点与并行转换ADC或流水线ADC不同，后者在不同的采样速率下具有固定的功耗，这对于低功耗应用或者不需要连续采集数据的应用非常有利。逐次逼近型转换方式与其它转换方式的比拟：与流水线ADC相比拟，流水线ADC由于并行结构提高了数据的吞吐率，但要以功耗和延迟为代价；流水线ADC需要频繁地进行数字误差校准，以降低对流水线上每一级闪速ADC〔即比拟器〕的精度要求，而SARADC的比拟器精度只需要与整体系统的精度相当即可。流水线ADC一般比同等级别的SARADC占用更多的硅片面积。与闪速ADC相比拟，闪速ADC需要大量的精密电阻和比拟器，同时还要保证比拟器的精度是系统精度的两面三刀倍。而SARADC的比拟器精度只需要与整体系统的精度相当即可。对于闪速ADC，分辨率每提高1位，闪速ADC中比拟器和精密电阻的个数将成倍增长，而在SARADC中，提高分辨率需要更精确的元件，但复杂度并非按指数率增长。当然闪速ADC的速度远高于SARADC型模数转换器的。与过采样Σ△模数转换相比拟，过采样Σ△模数转换不需要进行微调或校准，即可到达很高的精度，也不需要在模拟输入庙增加快速滚降的抗混叠滤波器，因为采样速率要比有效带宽高得多。过采样Σ△模数转换的过采样特性还可用来“平滑〞模拟输入中的任何系统噪声。然而，过采样Σ△模数转换器要以速率换取分辨率。由于产生一个最终采样需要采样很屡次〔至少是16倍，一般会更多〕，这就要求Σ△调制器的内部模拟电路的工作速率要比最终的数据速率快很多。数字抽取滤波器的设计也是一个挑战，并要消耗很多硅片面积。在不远的将来，速度最高的高分辨率过采样Σ△模数转换器的带宽将不大可能高出几兆赫兹很多。优点：低功耗、高分辩率、高精度、输出数据不存在延迟以及小尺寸。分辨率低于12位时，价格较低，采样速率可达1MSPS；与其它ADC相比，功耗相当低。缺点：在高于14位分辨率情况下，价格较高；传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加本钱。3.5并行转换并行转换方式又称为闪烁型转换方式。是模数转换中转换速度最快的，由于不用逐次比拟，它对N位数据不是转换N次，而是只转换一次，所以速度在为提高。并行转换ADC是由电阻分压器、电压比拟器和编码器三局部组成，经分压器分压所得到的不同电压值分别接到各比拟器的某一输入端(同相端或反相端)，被转换信号接到各比拟器的另一个输入端，比拟器输出的信号经编码器编码后，就得到了用代码表示的数字信号。并行转换又称为闪烁型转换方式，并行转换是一种直接的模数转换方式，所有位的转换同时完成，其转换时间主取决于比拟器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比拟器电路。输出数字增加一位，精密电阻数量就要增加一倍，比拟器也近似增加一倍。并行转换方式在所有的模数转换中，转换速度最快，采样速率能到达1GSPS以上，特别适合高速转换领域，现代开展的高速ADC大多采用这种结构。缺点是分辨率不高，一般都在10位以下；这主要是受到了电路实现的影响，因为一个N位的并行转换器，需要2的N次方个精密分压电阻和2的N次方减1个比拟器，当N＝10时，比拟器的数目就会超过1000个，精度越高，比拟器的数目越多，制造越困难。此外，精度较高时，功耗较大，受到功率和体积的限制，并行比拟ADC的分辨率也难以做的很高。并行转换方式ADC的分辨率受管芯尺寸、输入电容、功率等限制。结果重复的并联比拟器如果精度不匹配，还会造成静态误差，如会使输入失调电压增大。同时，这一类型的ADC由于比拟器的亚稳压、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码〞。优点：模/数转换速度最高。缺点：分辨率不高，功耗大，本钱高。3.6流水线转换流水线结构ADC，又称为子区式ADC，流水线型转换方式是对并行转换方式进行改良而设计出的一种转换方式，它是一种高效和强大的模数转换器它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸；经过合理的设计，还可以提供优异的动态特性。它在一定程度上既具有并行转换高速的特点，又克服了制造困难的问题，其结构如图6所示。流水线型ADC由假设干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区〔流水线〕来完成。首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗ADC转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器〔MDAC〕产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细ADC转换器对剩余信号进行转换。将上述各级粗、细ADC的输出组合起来即构成高精度的n位输出。流水线模数转换器中各级电路分别有自己的跟踪保持电路，因此，当信号传递给次级电路后本级电路的跟踪保持器就可以释放出来处理下一次休样。这样就提高了整个电路的吞吐能力，一次休样要在一个时钟周期内完成。流水线型转换方式的特点是：精度较高，可达16位左右；转换速度较快，16位该种类型的ADC速度可达5MPSP，较逐次比拟型快；分辨率相同的情况下，电路规模及功耗大大降低。但流水线型转换方式是以牺牲速度来换取高精度的，另外还存在转换出错的可能。即第一级剩余信号的范围不满足第二级并行闪烁ADC量程的要求时，会产生线性失真或失码现象，需要额外的电路进行调整。目前，这种新型的ADC结构主要应用于对THD和SFDR及其它频域特性要求较高的通讯系统，对噪声、带宽和瞬态相应速度等时域特性要求较高的CCD成像系统，对时域和频域参数都要求较高的数据采集系统。优点：有良好的线性和低失调；可以同时对多个采样进行处理，有较高的信号处理速度，典型的为Tconv<100ns；低功率；高精度；高分辨率；价格较全并行转换方式低，所需设计时间更少，难度更小，可以简化电路。很少有比拟器进入亚稳态，从根本上消除了闪烁码温度计气泡。缺点：基准电路和偏置结构过于复杂；输入信号需要经过特殊处理，以便穿过数级电路造成流水延迟；对锁存定时的要求严格；对电路工艺要求很高，电路板上设计得不合理会影响增益的线性、失调及其它参数。3.7折叠插值转换由流水线型转换方式可知，通过对输入信号的预处理，使转换器精度提高的同时，可大幅降低元件的数目。流水线型处理的方式是分步转换，其高位和底位数据分步得到，使转换速度受到影响。折叠插值型转换方式克服了流水线型分步转换所带来的速度下降，它通过预处理电路，同时得到高位和低位数据，但元件的数目却大大减少。折叠插值型转换方式信号预处理的方法是折叠。折叠就是把输入较大的信号映射到某一个较小的区域内，并将其转换成数字信号，这个数据为整个数字量的低位数据。然后再找出输入信号被映射的区间，该区间也以数字量表示，这个数据为整个数字量的高位数据。高位和低位数据经过处理，得到最后的数字信号。图3就是一个8位的折叠型转换方式的信号处理的示意图。它将输入信号折叠成8个区间，用3位数字表示这8个区间。然后再将折叠后的信号转换成5位数字量。折叠插值型转换结构有四个功能：折叠、内插、均衡和校准。折叠对模拟输入信号进行处理，以将之映射或折叠成锯齿波，从而减少折叠所需的比拟器数量。那就是说，一个折叠因数为3的8位ADC中，(256)/3或者85个比拟器被输入电压范围内的三个段共享，因此每个比拟器都对应三个连在一起的彼此极性相反的宽范围放大器的输出〔如图〕。实际的折叠电路是由多个差分对构成的，并不能形成如图3所示的三角形折叠波，一般在最大值及最小值处较圆滑，造成较大的非线性误差，这可通过采用多个折叠电路的方法进行改良。如果数字量低位局部有5位，采用32个折叠电路，通过调节各个折叠电路的基准电压，使每个折叠区间产生32个过零点，然后把这32路折叠后的信号送入比拟器，再经过编码，产生低位数据。但是32路折叠电路的电路规模较大，表达不出它的优势，所以通过插值的方法来产生相同的效果。仍以低位为5位量化为例，只采用4个折叠电路，那么每个折叠区间会有4个折叠波。再利用8个电阻分压产生的基准电压，调节这4个折叠电路，就可以得到另外的7组折叠波，同样可以产生32路折叠波。图4就是折叠插值转换方式的原理图。折叠插值转换方式的特点是：数据的两次量化是同时进行的，具有全并行转换的特点，速度较快；而且所需的比拟器比快闪式模拟数字转换器少。内插式模拟数字转换器那么只需极少量输入放大器，而且所需的输入电容也较低。管芯体积较小、功耗较低、而动态性能又很高，如这里的8位转换器只需40个比拟器。折叠插值方式存在的问题是信号频率过高时，有所谓“气泡〞现象产生，需要额外的处理电路；且当位数超过8位时，如要保持较少的比拟器数目，折叠插值变得十分麻烦，所以一般只用于8位以下的转换器当中。3.8过采样Σ△模数转换过采样Σ△模数转换是近十几年开展起来的一种模数转换方式，目前在音频领域得到广泛的应用。它采用增量编码方式即根据前一量值与后一量值的差值的大小来进行量化编码。从某种意义上讲，它是根据信号波形的包络线进行量化编码的。过采样∑-Δ型ADC包括模拟∑-Δ调制器以及连接其后的数字抽取滤波器。过采样∑-Δ调制器以极高的抽样频率对输入模拟信号进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的数字信号，即∑-Δ码，然后将这种∑-Δ码送给数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。由于∑-Δ具有极高的抽样速率，通常比奈奎斯特抽样频率高出许多倍，采样频率通常是信号最高频率的64～256倍，因此∑-Δ转换器又称为过抽样ADC转换器。这种类型的ADC采用了极低位的量化器，从而防止了制造高位转换器和高精度电阻网络的困难；另一方面，因为它采用了∑-Δ调制技术和数字抽取滤波，可以获得极高的分辨率；同时由于采用了低位量化输出的采用高分辨率的码，不会对抽样值幅度变化敏感，而且由于码位低，抽样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。这种增量调制型ADC实际上是以高速抽样率来抱取高位量化，即以速度来换精度。近年来，采用高分辨率的∑-Δ型ADC颇为流行，它的一个突出优点是在一片混合信号CMOS大规模集成电路上实现了ADC与数字信号处理技术的结合。这一技术的其它优点：分辨率高达24位；比积分型及压频变换型ADC的转换速率高；采用混合信号CMOS工艺，可实现低价格、高分辨率的数据采集和数字信号处理；由于采用高倍频过采样技术，降低了对传感器信号进行滤波的要求，实际上取消了信号调理。缺点：当高速转换时，需要高阶调制器；在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。目前，∑-Δ型ADC分为四类：高速类ADC；调制解调器类ADC；编码器类ADC；传感器低频测量ADC。其中每一类∑-Δ型ADC又分为许多型号，给用户带来极大方便。过采样Σ△模数转换的主要特点是：∑-Δ调制器具有独特的噪声成型功能，能把大局部量化噪声移出基带，因而过采样Σ△ADC有着极高的精度，可达24位以上。由于采用了过采样调制、噪音成形和数字滤波等关键技巧，充分发扬了数字和模拟集成技术的长处，使用很少的模拟元件和高度复杂的数字信号处理电路到达高精度〔16位以上〕的目的；模拟电路仅占5％，大局部是数字电路，并且模拟电路对元件的匹配性要求不高，易于用CMOS技术实现。但Σ△转换方式的采样频率过高，不适合处理高频〔如视频〕信号，这虽可通过高阶的Σ△调制器来解决，但考虑到稳定性，一般只在3阶以下。优点：分辨率较高，高达24位；转换速率高，高于积分型和压频变换型ADC；价格低；内部利用高倍频过采样技术，实现了数字滤波，降低了对传感器信号进行滤波的要求，与DSP技术兼容，便于实现系统集成。缺点：高速∑-△型ADC的价格较高；在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。3.9压频变换型ADC压频变换型ADC是间接型ADC，它先将输入模拟信号的电压转换成频率与其成正比的脉冲信号，然后在固定的时间间隔内对此脉冲信号进行计数，计数结果即为正比于输入模拟电压信号的数字量。从理论上讲，这种ADC的分辨率可以无限增加，只要采用时间长到满足输出频率分辨率要求的累积脉冲个数的宽度即可。优点：精度高、价格较低、功耗较低。缺点：类似于积分型ADC，其转换速率受到限制，12位时为100～300SPS。4模数转换技术及其开展趋势4.1现在的高速模-数转换器有多快？管道结构、硅双极和CMOS工艺技术决定了商用高速转换器的采样频率在300Msamples/s以下，典型的分辨率范围在12到14位之间。300Msamples/s比起1Gsample/s来说速度差距非常大。相对较新的可以到达1Gsample/s的转换器都拥有8或者10位的分辨率，并在双极和CMOS技术中采用闪存或者折叠/内插式结构。目前转换器中速度最快的一种是一个双通道转换器，这个双通道转换器建于一个单芯片上，交叉存取速度可以到达3Gsamples/s。4.2高速ADC的速度和分辨率之间是一个怎样的折衷关系？在测试器件中，更高的采样率让设计者们可在规定时间内测量更大范围的信号频率和更高的分辨率。而在通信中，更高的采样率可以让更大宽带的输入信号被数字化。另一方面，分辨率可转换为动态范围，8位的分辨率适用于示波器，因为它是和典型的显示分辨率相匹配的。相比之下，频谱分析仪需要更高的分辨率，因此会使用较慢的高速ADC。在通信中，速度非常快的8位转换器被用于卫星和微波点对点通信，因为在这些领域要求信号强度高度一致。而速度较慢但分辨率较高的ADC那么被用于基站，来处理近距离和远距离信息源之间信号强度的偏差。4.3结构如何影响速度？大局部速度没有低于1Gsample/s的高速转换器的管道结构中都有一些偏差，在这些结构中一局部连续采样是并列进行的。移位存放器及时地集结各个阶段的位，并将组合的采样信号传递到纠错逻辑单元。速度高于1Gsample/s的一些转换器采用闪存结构，利用大的比拟器阵列在一个步骤内转换采样信号。由于一个N位的闪存转换器要求2N-1个比拟器，所以它们对功率的要求非常大，并占据很大的硅片面积。1993年问世但却没有大规模商品化的折叠/内插式架构那么减少了所需比拟器的数量，从而促成了CMOS实现数千兆赫速率的这一新的飞跃。4.4为什么折叠/内插式结构的速度如此之快？依靠良好设计，折叠/内插式结构ADC的速率到达了800Msamples/s。不仅如此，“单个〞ADC〔速率为1和1.5Gsamples/s〕实际上是一个普通芯片上的交叉存取的双通道器件。最新的芯片带有一对交叉存取ADC，并且自身交叉存取速度到达2和3Gsamples/s。要到达这种速率也不是那么容易的。交叉存取通常会影响性能，因为交叉器件的较时不一致，而增益和偏移也不一定匹配。要保持可能的速度增益，就要求紧密抖动和扭曲校正，以及一定程度的片上增益、偏移和较时的校准。4.5折叠/内插式结构是如何工作的？这个结构有四个功能：折叠、内插、均衡(averaging)和校准。折叠对模拟输入信号进行处理，以将之映射或折叠成锯齿波，从而减少折叠所需的比拟器数量。那就是说，一个折叠因数为3的8位ADC中，(28?C1)/3或者85个比拟器被输入电压范围内的三个段共享，因此每个比拟器都对应三个连在一起的彼此极性相反的宽范围放大器的输出〔如图〕。层叠阶段增加了折叠，并进一步减少了需要的比拟器的数量。为恢复这些在映射或折叠中丧失的信息，额外的“粗调〞比拟器被用来隔离这些输入信号所在的折叠层。由于粗调比拟器和普通比拟器是并行运行的，也就没有了判定反应环路，从而就如在其它非闪存结构中那样，使得高速吞吐量成为了可能。通过内插，层叠的前置放大器阶段为每一个“带电的〞交叉点产生多重“虚拟〞交叉点。通过允许不是输入产生的交叉点横跨参考电压，内插可减少需要那岸朔糯笃鞯氖俊?p>均衡和校准均衡减弱了器件噪音和偏移的影响，包括由折叠产生的偏移。每一个放大器的输出由邻近的输出迭生。与闪存结构相比，折叠对器件的偏移更敏感，而CMOS对那么比双极更难匹配。解决方法就是校准这些前置放大器的偏移。芯片设计者通过共享同样的输入缓冲和在校准路径中包括追踪及保存(track-and-hold)，来匹配交叉存取的信道的增益和偏移。而至于信道间的采样光孔偏移，他们那么通过采用一个通用采样时钟来处理。5高速ADC转换器的选择模数转换器是连接模拟和数字世界的一个重要接口。ADC转换器将现实世界的模拟信号变换成数字位流以进行处理、传输及其他操作。ADC转换器的选择是至关重要的。所选择的ADC转换器应能确保模拟信号在数字位流中被准确地表示，并提供一个具有任何必需的数字信号处理功能的平滑接口，这一点很重要。目前的高速ADC转换器已被应用于各种仪表、成像以及通信领域中。对用户而言，所有这些应用都有着相似的要求，即以较低的价格实现更高的性能。在选择高速ADC转换器时，设计师必须考虑下面几个因素：●终端系统的要求●本钱●分辨率或精度●速度●性能对终端系统要求的清晰了解将简化ADC转换器的选择过程。在某些场合，它可以把所需考虑的选择参数限制为屈指可数的几个。例如，很多超声波应用采用的是每个通道需要一个ADC的数字光束成形系统。对于一个具有多达256个通道的系统而言，具有多通道和低功耗的ADC转换器是一个适宜的选择。对于8进制ADC转换器来说，超声波应用是主要的终端应用。位于ADC之后的DSP或ASIC所使用的电源电压也是必需加以考虑的。越来越多的高速ADC将采用3V、2.5V和1.8V的工作电源。价格是始终需要考虑的因素。如今的转换器设计师正在制作性价比更为优越的ADC。5.1速度与分辨率的关系目前的高速ADC最初是按速度和分辨率进行分类的。转换器的速度是指ADC能够进行转换的取样速率或每秒的取样数量。对于高速ADC来说，速度以百万取样每秒(Msps)为计量单位。分辨率是指转换器能够复制的位数精度：分辨率越高，那么结果越精确。分辨率以位来计量。目前市场上的高速ADC的分辨率为8～16位，速度为2～4Gsps。速度和分辨率始终是一对矛盾。分辨率的增加通常会导致可实现速度的降低。如今的ADC设计师拥有更快的处理方法和更多的架构以便从中选择有助于解决速度和分辨率这一对矛盾的转换器：目前已有16位20Msps、10位300Msps和8位1Gsps的ADC。高速ADC的常用架构有闪存型〔flash〕、半闪存型〔semi-flash〕、SAR型和流水线型四种。SAR型ADC通常具有10～16位的分辨率。SAR的架构基于一个比拟器。假设要获得n位的分辨率，逐次逼近转换器就必须执行n次比拟器操作，并把每一次的结果都存储在存放器中。一个12位转换器需要12个时钟周期来完成一次转换。这种转换器的优点是硅片尺寸小、功耗低且精度高。缺点是取样速度慢，输入带宽低。闪存型ADC的分辨率被限制为8位。闪存型ADC的架构基于比拟器组，总共有2n-1个比拟器。一个8位ADC需要256个比拟器。闪存型ADC可并行执行多个转换，因此能到达非常高的速度。闪存型ADC的优点是高输入带宽和非常高的速度〔到达1～4Gsps〕。缺点是功耗大、输入电容大且分辨率低。流水线型ADC可提供12～16位分辨率。流水线型ADC由无数个连续的级组成，每一级都包括一个跟踪/保持〔T/H〕电路、一个低分辨率ADC和DAC以及一个包含用于提供增益的级间放大器的加法电路。流水线型ADC的优点在于功耗低，取样速率能到达100～300Msps。缺点是这种ADC要求50%的占空因数以及最小的时钟频率。一旦确定了适宜的速度/分辨率组合，设计师仍然能够从市场上的几百种ADC中选出最适宜的一个。对终端应用更为深入的了解将揭示对附加性能的要求。用于评定ADC的最常用性能参数如下：●信噪比〔SNR〕●信号与噪声加失真之和之比〔SINAD〕●无寄生动态范围〔SFDR〕●差分线性误差〔DNL或DLE〕●积分线性误差〔INL或ILE〕●有效位数〔ENOB〕●增益误差●功耗5.2成像应用医学成像应用通常要求取样速率高于40Msps的10～12位ADC。高端应用可能要求更高的分辨率：14～16位。ADC的性能对于图像质量是至关重要的。对于DBF超声波应用而言，其目标是以最小的功耗和最低的本钱提供最正确的图像质量。ENOB是用于评价图像质量的一个关键参数。对于一个10位转换器而言，ENOB越接近10，图像的再现质量越好。关注的频率通常在10～20MHz之间。观察ADC的ENOB与频率的关系曲线〔见图1〕，理想的情况是曲线在所关注的带宽内保持平坦。如果未提供曲线，那么可根据SINAD与频率的关系曲线以及下面的公式推导出ENOB与频率的关系：6.02n+1.76=SINAD，这里，n代表ENOB。例如：图1中的曲线示出了一个10位ADC〔SPT7883〕的SINAD性能。在10和20MHz条件下计算出的SINAD值分别为60dB和59dB。解出方程中的n值，即可得出10MHz和20MHz时的ENOB分别为9.67和9.5。5.3仪表应用数据采集应用需要取样速率高于20Msps的14～16位ADC。一般而言，仪表应用采用了品种更加繁多的数据转换器。转换器的选择对终端应用的依存程度很高。例如，取样示波器对电压输入进行取样并绘出一幅输出波形。在这种情况下，8～10位的分辨率便足够了，但是需要更高的速度〔＞20Msps〕，以便能以更快的速度进行取样。为精确地显示电压，精度、偏移增益和线性度也是关键因素。5.4通信应用通信应用需要取样速率高于80Msps的12～14位ADC。ADC对复杂的波形进行数字化，这样，利用一个DSP或ADIC就能执行解调操作。通常采用两个ADC对正交信号进行取样，以抽取用于处理的I和Q信号分量。在基带取样应用中，转换器的动态性能并不重要，这是因为被抽样的是低频和带限信号。由于信号分量是直流，因此诸如增益和偏移等技术参数是重要的。例如，如果基带转换器具有较大的直流偏差，这将表现为直接叠加在有用信号上的未调制载波。如果信号足够大，它将完全阻断所需的载波。ADC的INL和DNL性能也会限制接收机的性能。通常情况下，DNL被认为是产生ADC量化噪声的根源之一。但是，在很小的信号电平〔位于或接近接收机的基准信号灵敏度〕下，DNL误差会在ADC中导致视在增益误差，从而引发高达6dB的误差。基带ADC可以是低本钱、低功耗和低取样速率的器件。在IF取样应用中，所有的RF信号都被转换成较低的频率以便于检波。大多数2G、2.5G和3G应用的IF频率均介于150～250MHz之间。ADC必须具有较快的时钟速率和非常宽的输入带宽。SNR和SFDR也是至关重要的规格。WCDMA应用采用一个多载波平台以同时对几百个信号进行数字化。重要的是转换器不能产生干扰有用信号的寄生信号。这些寄生信号可能表现为谐波或交调分量，它们将导致接收机性能的劣化。6高精度模数转换器架构权衡在考虑采样率不到一百万次采样每秒(MSPS)的高精度模数转换器(ADC)时，有两种主要选择：逐次逼进存放器(SAR)和Delta-Sigma架构。为了针对应用选择适宜的ADC架构，最重要的是了解每种架构的根本运作方式，以及架构的运作将如何对应用产生影响。SAR架构是高精度应用中最常用的ADC架构之一。SARADC的根本原理是连续比拟模拟输入和二进制加权参考电压。SAR架构的精度主要取决于ADC元件的精度及模拟性能——电容器匹配、DAC建立时间，以及比拟器的准确度与速度。为了使性能到达最高，通常在该架构中采用微调。目前，实施SAR结构的通常方法是采用电容数模转换器(C-DAC)结构。该结构是采用二进制加权实施。这意味着每个位都具有一个二进制加权值｛如：MSB=1/2满度，(MSB-1)=1/4满度，(MSB-2)=1/8满度，......｝。转换过程是从MSB到LSB逐位进行。模拟输入首先与1/2满度比拟。如果模拟输入大于1/2满度，那么建立MSB，然后与3/4满度〔1/2满度+1/4满度〕比拟。如果模拟输入低于1/2满度，那么去除MSB，然后与1/4满度比拟。该过程一直进行到完成最后的位比拟。这意味着，对于18位的SARADC，整个转换过程需要连续进行18次比拟。但是，这些比拟很快就会完成，因此延迟时间非常短。图1是标准SARADC的方框图。该设备的转换时钟是内置式，这进一步简化了设备的使用。在CS〔芯片选择〕位于低位时把CONVST〔转换开始〕引脚置于低位可启动转换。该操作可将设备从采样模式转变到保持模式。BUSY输出在转换过程中升高，而在转换结束后下降。RD与CS引脚均置于低位，以便实现具备转换的并行输出总线。因此，实施ADC转换极其简便。SARADC具有尺寸小、功耗低、延迟时间短，以及简便易用等优点。SARADC的缺乏之处在于：为了到达良好的性能，需要进行微调，同时需要更严格的前端过滤，以便防止混淆(anti-aliasing)。SARADC应用的绝好实例是电机控制，在该应用中需要无延迟的快速采样。这些采样速率的其他常用ADC架构是Delta-Sigma架构。Delta-Sigma架构与SAR架构不同，为取得高性能，Delta-Sigma架构更依赖数字处理技术，而非元件匹配及模拟精度。Delta-Sigma架构的主要原理是模拟输入的过采样。Delta-SigmaADC的主要元件是调制器及数字滤波器。调制器是由差动器、积分器和比拟器构成，它们一起构成一个反应环路。调制器以大大高于模拟输入信号带宽的速率运行，以便提供过采样。模拟输入与反应信号〔误差信号〕进行差动(delta)比拟。该比拟产生的差动输出馈送到积分器(sigma)中。然后将积分器的输出馈送到比拟器中。比拟器的输出同时将反应信号〔误差信号〕传送到差动器，而自身被馈送到数字滤波器中。这种反应环路的目的是使反应信号〔误差信号〕趋于零。比拟器输出的结果就是1/0流。该流如果1密度较高，那么意味着模拟输入电压较高；反之，0密度较高，那么意味着模拟输入电压较低。接着将1/0流馈送到数字滤波器中，该滤波器通过过采样与抽样，将1/0流从高速率、低精度位流转换成低速率、高精度数字输出。对于Delta-Sigma架构，应注意几个关键点。首先，因为Delta-SigmaADC的采样速率一般比相关模拟信号高很多，因此可消除防混淆滤波器转降。这可以简化模拟前端。其次，该架构是内在线性的。再次，所采用的精湛数字处理技术及滤波可提供极高的动态范围。这些技术通常包括系统中的干扰排除，如线路频率噪音。最后，由于内在滤波，这种架构总存在延迟。尽管某些Delta-SigmaADC制造商声称无延迟，这其实不可能。在这些实施中，可采用设计技巧掩盖延迟。Delta-Sigma架构的实施范围从极其简单的实施到非常复杂的高度集成解决方案。更复杂的实施可实现数字滤波器的高级编程，以根据应用定制ADC的性能。图2显示了Delta-SigmaADC的简单实施。该设备简单通过串行I2C接口写入进行配置。然后，ADC结果通过I2C接口读取。图3显示了一种更为复杂的实施。这种特殊的ADC集成了多种功能，其简化了系统设计，但却增加了设备的复杂性。该设备通过串行接口进行配置；然而，接口却是串行外设接口(SPI)。由于设备附加的功能以及控制抽样的能力，因此该设备的配置更加复杂，但其根本操作相同。该设备通过SPI写入配置存放器进行配置。在转换完成后，DRDY线路下降。该线路可连接到中断引脚，以简化数据的传输与处理。图4显示了最先进的Delta-SigmaADC。该ADC不但集成了模拟功能，而且还集成了CPU。这极大简化了系统设计，并增加了设备的复杂性。该ADC通过内部存放器由CPU直接进行配置及控制。该设备的优点包括对调制器、数字滤波器，以及数字处理功能的完全控制。Delta-SigmaADC的优点包括极高的精度、极优越的线性、无需微调，以及更低的防混淆要求。其缺乏之处是存在延迟、尺寸较大、功耗较高。Delta-SigmaADC的一些极佳应用包括温度测量，这需要非常高的精度，但采样率极低。Delta-SigmaADC的另一应用是音频，这需要极高的动态范围。表1总结了这两种架构的优点与缺点。根据所列比照，可更准确地决定采用哪种架构。表1SAR与Delta-Sigma两种架构ADC性能比拟参数SAR架构Delta-Sigma架构精度12-18位16-24位线性取决于ADC组件－可能需要微调内在线性极高延迟极低取决于滤波器功耗低较高尺寸小较大其他问题可能需要急速转降防混淆波器无需转降防混淆波器

可减少/消除干扰7总结及展望由于模数转换器在数字多媒体电子系统中应用的扩大，其市场呈稳步增长势头。同时人们对转换器性能的要求越来越高，其技术难度越来越大，但是对模数转换技术的研究开发更加活泼，不断将产品向更高性能推进。如今，模数转换技术已经变得复杂多样，但由以上分析可以看出，它有着如下的开展趋势：结构不断简化。一方面减少制作难度相对较大、在芯片中特性匹配要求较高的部件的数量，减少高速比拟器、宽带运放、精密电阻等〔如由全并行方式开展到两步法、多步法，又开展到将信号预处理的折叠、内插法〕；另一方面减少模拟部件，尽可能多地采用成熟的数字电路〔如新开展的Σ△结构〕。转换速度提高。如今采用折叠插值型的ADC产品转换速度到达了8位/60MSPS。两级流水型ADC的产品转换速度到达了12位/4MSPS。高速下尽可能的提高分辨率。如采用过采样Σ△模数转换形式、流水线型转换方式以及折叠插值型转换方式，提高转换器的分辨率。如今过采样Σ△模数转换方式，精度到达了24位以上。多年以来，对高性能、低本钱的需求促使ADC转换器不断开展。虽然ADC转换器有许多主要参数——速度、精度、功耗和不断缩小的尺寸，但对于ADC转换器生产厂商来说真正的挑战是在低本钱器件之中实现这些高性能。7.1结构----在过去20年中，ADC转换器的设计者采用了几种常见结构：逐次近似〔SARADC〕转换结构、双斜率转换结构、过采样Δ-Σ转换结构、流水线结构、折叠差值转换结构、闪烁型转换