数字逻辑课程设计报告.doc_第1页
数字逻辑课程设计报告.doc_第2页
数字逻辑课程设计报告.doc_第3页
数字逻辑课程设计报告.doc_第4页
数字逻辑课程设计报告.doc_第5页
已阅读5页，还剩3页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字逻辑课程设计（）论文题目：数字式竞赛抢答器学院：计算机学院专业：网络工程年级：03级姓名_指导教师_（200年月）一设计题目数字式竞赛抢答内容与要求：设计制作一个可容纳八组参赛的数字式抢答器，每组抢答按钮供抢答时使用，且电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时电路应具有自锁功能，使别的抢答开关不起作用。还要设置计分（含加分与扣分）电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。二设计方式和要求1在电脑上应用虚拟电子工作台（EWB）进行设计，调试，仿真；2要求有课题综述，电路设计框，逻辑电路计算图，可在EWB模拟运行通过；3每人独立完成课程设计。4每个人都要进行电脑演示课程设计答辩，时间约为510分钟；5答辩后课程设计报告。三.所用器件4516（二进制向上向下计算器）8个76116（锁存器）1个74148（8-3优先编码器）1个74138（3-8译码器）1个显示译码器，开关，电源若干，逻辑门若干，方波发生器，蜂鸣器等四.抢答器方框图五.器件功能及电路分析174148（8-3优先编码器）分析：当第7个管脚为0时第6个时为1，5为2，4为3，2为5，1为6，0为7，全为1时为8（又由于8二进制应为1000，与A3=GS，并且第7个管脚作用）锁存器优先器报警电路主持人开关加减分开关译码器显示器结论：实现8个开关转换成2进制数，电路图如下：276116（锁存器）输入输出CRLea+lebD0D1D2D3Q0Q1Q2Q30XXXXX0000清010d0d1d2d3d0d1d2d3迭数输入输出01234567A2A1A0GSxxxxxxx00000xxxxxx010010xxxxx0110100xxxx01110110xxx011111000xx0111
人人文库> 全部分类> 专业文献 > 学术论文

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论